서론 : 2018 년 4 월 11 일, 산업 자원부, 공안부 및 교통부는 중국의 지능형 네트워크 도로 (Intelligent Network Vehicle Road Test Management Regulations (Trial))의 인쇄 및 배포에 관한 공고를 공동으로 발표했다. 이 테스트는 관련 법적 기반을 제공했으며, 세 가지 부처는 또한 지능형 네트워크의 자격을 부여하면서 몇 가지 엄격한 조건을 제시했습니다.
그 중에서도 '시험 대상, 시험 운전자 및 시험 차량'의 7 번째 '4 번째'항목에서 3 개 부처는 다음을 요구합니다. 차량 상태 기록, 저장 및 온라인 모니터링 기능 및 다음과 같은 , 2, 3 항목의 정보를 수집하고 차량 사고 또는 고장이 발생하기 최소 90 초 전에 자동으로 다음 정보를 기록하고 저장합니다. 데이터 저장 시간은 3 년 이상입니다.
1. 차량 제어 모드, (2) 차량 위치 3. 차속, 움직임의 가속도 상태; 4. 환경 인식 및 응답 상태, 차량용 등기구, 실시간 상태 신호, 차량 외부 케이스 비디오 모니터 (360), 7. 테스트 드라이버 및 휴먼 - 머신 상호 작용 상태에 대한 차량 내 비디오 및 음성 모니터링, 차량에 수신 된 원격 제어 명령 (있는 경우) 9. 차량 결함 조건 (있는 경우).
지능형 네트워크 연결하는 도로 시험 차량을 연결하는 지능형 네트워크의 차세대 통신, 모니터링, 제어 및 저장 기술 발전들을 촉진 관련 분야에서도, 기능 요구 사항의 개수 외부 상기 조건에 부가하여, 볼 수 자동차 SoC의 개발은 새로운 시장 기회를 제공합니다.
내장형 FPGA (eFPGA)는 칩의 형태에서 중요한 역할을한다. 차량의 외부 충족하기 위해하기 eFPGA를 사용하여, 360도 비디오 감시 데이터의 수집 및 처리 조 VI에서 설명한 바와 같이 설계 관련 기능 칩 명백한 장점을 가진다 동시에 독립적 인 FPGA 칩과 eFPGA IP 제품 회사를 제공하기 때문에, 아크로 닉스 스마트 자동차의 SoC 디자이너가 FPGA 칩 디버깅 관련 기능을 개발하는 데 도움이, 그리고 중요한 설계 변경없이 시장 진입 배치 애플리케이션 후 즉시 마이그레이션을 디자인 할 수 있습니다 eFPGA가 탑재 된 SoC.
보기 비주얼 임베디드 설계 시스템의 eFPGA 지원 360도 필드에 대해, '임베디드 비전 시스템에 대한보기의 eFPGA 360도 필드'라는 제목의 아크로 닉스 반도체, 기사의 수석 제품 마케팅 매니저의 알록 생 헤이 비를 참조하십시오 방법.
임베디드 360도 비전 비전 시스템에 eFPGA 적용
저자 : 알록 생 헤이 비, 아크로 닉스 반도체의 수석 제품 마케팅 매니저
다중 고해상도 카메라가 내장 된 360 ° 비전 비전 시스템은 자동차 센서 융합, 비디오 감시, 목표 감지, 동작 분석 등과 같은 다양한 응용 분야에 진출했습니다. 이러한 시스템에서 다수의 실시간 카메라 비디오 스트림 (최대 6 행)마다의 프레임을 360도 파노라마 시야에 접합 기초 왜곡 및 다른 이미지 아티팩트 보정, 노출, 화이트 밸런스 조정, 동적 60 FPS의 4K 해상도 및 프레임 레이트에 모아되고 출력, 마지막으로 구형 좌표 공간에 투영됩니다.
/ 읽기 및 다수의 카메라 입력을 실시간 또는 외부 메모리에 저장하려면 현재 일반적으로 뷰의 넓은 각도 필드 (FOV)의 주위에 가장 큰 병목 카메라 시스템 중 하나를하는 찾고있다 이러한 응용 프로그램 고해상도 물고기 눈 카메라 렌즈에 사용 그런 다음 데이터는 단일 프레임으로 처리됩니다. 하드웨어는 카메라에서 전달 된 원시 센서 데이터를 입력하고 출력 비디오를 연결하는 것 사이에서 처리 실행을 완료하려면 한 프레임 지연 내에 있어야합니다.
고성능 컴퓨팅 플랫폼은 CPU와 함께 FPGA를 사용하여 실시간 이미지 처리 작업을위한 전용 하드웨어 가속을 제공하기 때문에 CPU는 스레드와 컨텍스트를 신속하게 전환 할 수있는 특히 복잡한 알고리즘에 집중할 수 있습니다. 이러한 기술은 충돌하지 않기 때문에 그리고하는 FPGA 할당 반복 작업은 개별 소자로서 사용되는 FPGA와 CPU는, 상기 시스템의 전체 효율을 증가시킬 수있다하더라도 구성된 하드웨어 가속기 / 코 프로세서 / 언로드 엔진 역할을 하지만 손에 장갑을 끼는 것.
예를 들면, 어안 렌즈에 의한 이미지가 심각한 왜곡 고통, 스 플라이 싱 동작은 이와 같이 연산 집약적 작업을 매우 다수의 카메라 영상 생성 켜져 기반, 그 이유는 포인트 화소 동작이다. 이것은 실시간 이미지 스티칭 많이 필요 고도의 병렬 처리 아키텍처. 그러나, 응용 프로그램의 다음 세대는 FPGA가 주로 지연 칩 데이터 처리량을 달성 성능을 따라 계속 초과합니다.이 차례로 시스템 처리량 속도와 성능의 전반적인 대기 시간에 영향을 미칠 것 .
SoC의 임베디드 FPGA 어레이 구조는 고유의 장점을 갖는다는 FPGA 칩과 CPU 독립적 인 솔루션과 비교해. 임베디드 CPU를 eFPGA 반도체 지적 재산권 (IP)과 함께 첨가 될 수 있으며, 가장 큰 장점은 성능 향상에있다. eFPGA 넓은 직접 대기 ASIC (NO I / O 버퍼)에 제공 상당히 개선 처리량과 낮은 레이턴시의 실시간 화상 처리 클록 사이클을 카운트 한 자리에 병렬 인터페이스에 의해 접속 될 수있다 복잡한 과정 어안 렌즈의 왜곡을 보정하는 것과 같은 핵심은 그러한 과정입니다.
스피드 코어 eFPGA IP는, 클라이언트가 로직, 메모리, DSP 리소스 요구 사항을 정의 할 수 있습니다 사용하여 한 아크로 닉스는 자사의 IP가 자신의 요구를 충족하도록 구성 할 수 있습니다.의, 빌딩 블록처럼 결합 될 수있다 룩업 테이블 (LUT를), RAM 셀 블록과 DSP64 단위 블록을 주어진 응용 프로그램에 대해 최상의 프로그램 가능한 구조를 만듭니다.
표준 로직, 임베디드 메모리 및 DSP 유닛 모듈 외에 고객은 Speedcore eFPGA 구조에서 고유 한 기능 블록을 정의 할 수 있으며 이러한 기본 기능 블록을 기존의 빌딩 블록과 함께 논리 배열 구조에 추가함으로써 최적화를 추가 할 수 있습니다. 대상 응용 프로그램의 영역을 줄이고 성능을 향상시키는 기능은 eFPGA의 성능을 크게 향상시킬 수 있으며, 특히 임베디드 비전 및 이미지 처리 알고리즘에 유용합니다.
사용자 정의 셀 블록을 사용하여 고성능 이미지 처리를 성공적으로 해결하는 것이 좋은 예이며, 한 번만 볼 수 있습니다 (YOLO). 신경 네트워크를 사용하는 최신 기술의 실시간 객체 감지 알고리즘이 우수 할 수 있습니다. 초기 알고리즘은 성능을 크게 향상 시켰으며, 알고리즘은 많은 수의 매트릭스 곱셈기에 의존하며, FPGA로 구현 될 때 이러한 매트릭스 곱셈기는 DSP 및 RAM 모듈을 사용하여 구축해야하며 YOLO는 대부분의 DSP 및 RAM 모듈을 필요로합니다 좋은 구성, 일반적인 FPGA 배열 구조에서 발견 된 불일치 문제가 있습니다. 예를 들어, FPGA 배열 구조는 18x27 곱셈 / 누적 단위 블록과 32x128 RAM DSP 블록을 제공 할 수 있습니다. 이를위한 최상의 솔루션은 48 × 1024 RAM을 갖춘 16 × 8 DSP 블록 일 수 있습니다. 최상의 DSP 및 RAM 블록 구성을 구현하는 맞춤형 블록을 생성함으로써 결과적으로 Speedcore 어레이 구조는 더 적은 칩 면적을 사용하게됩니다. 40 %는 동일한 기능을 달성하고 높은 수준의 시스템 성능을 달성합니다.
SoC에 FPGA 어레이 구조를 내장하면 두 가지 추가적인 시스템 레벨 이점을 얻을 수 있습니다.
저전력 소모 - 프로그래머블 I / O 회로는 개별 FPGA 칩의 전체 전력 소비량의 절반을 차지하며 eFPGA는 대형 프로그래머블 I / O 버퍼 없이도 호스트 SoC의 다른 모듈에 직접 연결할 수있다. .
낮은 시스템 비용 - eFPGA는 특정 기능을 구현할 필요가 있기 때문에 eFPGA의 칩 크기는 동일한 독립형 FPGA 칩의 다이 크기보다 훨씬 작습니다. 이는 eFPGA가 더 이상 프로그래머블 I / O 버퍼 및 불필요한 인터페이스 로직을 필요로하지 않기 때문입니다.
울트라 저 지연 실시간 처리에 의해 효율적으로 뷰의 360 필드에 기초하여, 시각 시스템을 얻을 수의 SoC와 함께 동일한 마스터 CPU와 블록을 갖는 스피드 코어 eFPGA 맞춤 부, 예컨대 타겟 검출과 같은 특별한 기능을 달성하기 위해 매우 적합 이미지 인식, 변형 및 왜곡 보정하고, 마침내 함께 최종 이미지를 스티칭. FPGA 어레이 구조는 온 칩에 포함되는 VDSM 시스템 통합 시대 자연스러운 과정.