परिचय: अप्रैल 11, 2018, उद्योग मंत्रालय और सूचना प्रौद्योगिकी, मंत्रालय के सार्वजनिक सुरक्षा के और परिवहन मंत्रालय संयुक्त रूप से के लिए चीन के ऑटो बुद्धिमान नेटवर्क लिंकिंग रोड "में" कार सड़क परीक्षण प्रबंधन के तरीकों बुद्धिमान नेटवर्क को जोड़ने (परीक्षण) "के जारी करने पर" जारी परीक्षण ने प्रासंगिक कानूनी आधार प्रदान किया। तीन मंत्रालयों ने बुद्धिमान नेटवर्क की योग्यता प्रदान करते हुए कई कठोर परिस्थितियों को भी आगे बढ़ाया।
उनमें से, सातवें लेख 'परीक्षण विषय', परीक्षण चालक और परीक्षण वाहन 'के चौथे लेख में, तीन मंत्रालयों की आवश्यकता है: वाहन स्थिति रिकॉर्ड, भंडारण और ऑनलाइन निगरानी कार्यों, और निम्नलिखित पहले , जानकारी के 2, 3 आइटम, और स्वचालित रूप से वाहन की दुर्घटना या विफलता से कम से कम 90 सेकंड पहले निम्न जानकारी रिकॉर्ड और स्टोर करते हैं। डेटा संग्रहण समय 3 साल से कम नहीं है:
1. वाहन नियंत्रण मोड, 2. वाहन की स्थिति, 3. वाहन की गति, गति के त्वरण राज्य; 4. पर्यावरण की धारणा और प्रतिसाद स्थिति; वाहन प्रकाश, वास्तविक समय स्थिति संकेत; वाहन बाहरी मामले वीडियो मॉनीटर के 360, 7। वाहन चालक और मानव मशीन इंटरैक्शन स्थिति की आवाज़ निगरानी में प्रतिबिंबित करें; 8. वाहन द्वारा प्राप्त रिमोट कंट्रोल निर्देश (यदि कोई है); 9. वाहन गलती की स्थिति (यदि कोई हो)।
इससे यह देखा जा सकता है कि सड़क परीक्षण करने वाले बुद्धिमान नेटवर्क वाले वाहनों के लिए कार्यात्मक आवश्यकताओं के अलावा, उपर्युक्त स्थितियां संचार, निगरानी, नियंत्रण और भंडारण जैसी कई नई पीढ़ी प्रौद्योगिकियों के विकास को भी बढ़ावा देंगे। ऑटोमोटिव एसओसी का विकास नए बाजार के अवसर प्रदान करता है।
के रूप में अधिग्रहण और 360-डिग्री वीडियो निगरानी डेटा की प्रक्रिया के अनुच्छेद VI में उल्लेख किया है, eFPGA का उपयोग करने के एंबेडेड FPGA (eFPGA) चिप के इस प्रकार में एक महत्वपूर्ण भूमिका निभाएगा। क्रम वाहन के बाहर पूरा करने के लिए डिजाइन संबंधित कार्यों चिप स्पष्ट फायदे हैं के रूप में एक ही समय स्वतंत्र FPGA चिप और eFPGA आईपी उत्पाद कंपनी प्रदान करते हैं Achronix मदद कर सकते हैं स्मार्ट कार SoC डिजाइनरों FPGA चिप पर डिबग संबंधित कार्यों को विकसित करने और करने के लिए, और महत्वपूर्ण डिजाइन में परिवर्तन के बिना बाजार में प्रवेश बैच अनुप्रयोगों के तुरंत बाद प्रवास डिजाइन SoC पर eFPGA सुसज्जित है।
कैसे दृश्य दृश्य एम्बेडेड डिजाइन प्रणाली के eFPGA समर्थन 360-डिग्री क्षेत्र के बारे में, कृपया Achronix सेमीकंडक्टर, लेख के लिए वरिष्ठ उत्पाद विपणन प्रबंधक, जिसका शीर्षक 'eFPGA 360-डिग्री एम्बेडेड दृष्टि प्रणाली के लिए दृश्य के क्षेत्र' के आलोक सांघवी पढ़ें।
EFPGA दृष्टि प्रणाली 360 डिग्री को देखते एम्बेडेड के क्षेत्र के लिए लागू
लेखक: आलोक सांघवी Achronix सेमीकंडक्टर वरिष्ठ उत्पाद विपणन प्रबंधक
एंबेडेड 360 ° उच्च संकल्प कैमरा प्रणाली की अधिकता के साथ देखने का दृश्य क्षेत्र मोटर वाहन सेंसर फ़्यूज़न, वीडियो निगरानी, लक्ष्य का पता लगाने और गति विश्लेषण के रूप में आवेदन, की एक किस्म के असली कैमरों की अधिकता प्रवेश किया है। ऐसी प्रणालियों में, वीडियो स्ट्रीम (6) एक साथ प्रति फ्रेम आधार, विरूपण और अन्य छवि विरूपण साक्ष्य सुधार, जोखिम और सफेद शेष समायोजन, और गतिशील एक 360 डिग्री मनोरम दृश्य में spliced 60 fps की 4K संकल्प और फ्रेम दर में लाया जाता है उत्पादन, अंत में एक गोलाकार पर प्रस्तावित अंतरिक्ष समन्वय।
वर्तमान में ऐसे आवेदनों उच्च संकल्प मछली की आँख कैमरे के लेंस के लिए इस्तेमाल आम तौर पर देखने के एक चौड़े कोण क्षेत्र (FOV) के चारों ओर सबसे बड़ी बाधाओं कैमरा प्रणाली में से एक देख रहे हैं: वास्तविक समय या बाह्य स्मृति से दुकान में / पढ़ सकते हैं और पहुँच एकाधिक कैमरा आदानों डेटा है, जो तब संसाधित किया जाता है हार्डवेयर एक फ्रेम देरी के भीतर होने की जरूरत है के रूप में एक भी फ्रेम।, इनपुट प्रसंस्करण कैमरा और आने वाली spliced कच्चे सेंसर डाटा उत्पादन वीडियो के बीच समय में पूरा हो गया है।
सीपीयू के साथ उच्च प्रदर्शन कंप्यूटिंग मंच FPGA दिशा के साथ समन्वय के उपयोग की ओर से किया गया है, वास्तविक समय छवि प्रसंस्करण कार्यों के लिए समर्पित हार्डवेयर त्वरण प्रदान करने के लिए। यह विन्यास विशेष रूप से जटिल एल्गोरिदम, जहां वे जल्दी धागे और संदर्भ के बीच स्विच कर सकते हैं पर ध्यान केंद्रित करने सीपीयू की अनुमति देता है और, एक FPGA करने के लिए सौंपा दोहराए जाने वाले कार्यों एक हार्डवेयर त्वरक / सह प्रोसेसर / अनलोड कॉन्फ़िगर किया गया है, भले ही FPGA और सीपीयू असतत उपकरणों के रूप में इस्तेमाल, भी प्रणाली के समग्र दक्षता में वृद्धि कर सकते इंजन के रूप में कार्य करने के लिए, के बाद से इन तकनीकों विरोध में नहीं हैं लेकिन दस्ताने हाथ पर पहना तरह एक साथ फिट करने के लिए के रूप में।
उदाहरण के लिए, एक छवि एक फ़िशआई लेंस से प्राप्त गंभीर विकृति से ग्रस्त हैं, स्प्लिसिंग आपरेशन इस प्रकार एकाधिक कैमरा वीडियो पीढ़ी पर आधारित है अत्यधिक है गणना गहन कार्य, इसके लिए कारण बिंदु पिक्सेल संचालन है। यह वास्तविक समय छवि सिलाई का एक बहुत आवश्यकता है और अत्यधिक समानांतर प्रसंस्करण वास्तुकला। हालांकि, आवेदनों की इस अगली पीढ़ी से अधिक FPGA मुख्य रूप से देरी चिप डेटा थ्रूपुट के कारण, प्रदर्शन हासिल पालन करने के लिए जारी रख सकते हैं। यह बदले में प्रणाली, प्रवाह की गति और प्रदर्शन के समग्र विलंबता को प्रभावित करेगा ।
एक SoC में एम्बेडेड सीपीयू eFPGA अर्धचालक बौद्धिक संपदा (आईपी) के साथ एक साथ जोड़ा जा सकता है। FPGA चिप और एक सीपीयू स्वतंत्र समाधान के साथ तुलना में, एम्बेडेड FPGA सरणी संरचना अद्वितीय फायदे हैं, मुख्य लाभ यह बढ़े हुए प्रदर्शन में निहित है। एक eFPGA विस्तृत सीधे एक ASIC (कोई आई / ओ बफर), उपलब्ध कराने में काफी सुधार throughput, विलंबता और कम विलंबता वास्तविक समय छवि प्रसंस्करण की घड़ी चक्र की गिनती करने के एकल अंक के लिए एक समानांतर इंटरफ़ेस द्वारा जोड़ा जा सकता है एक जटिल प्रक्रिया है कुंजी, उदाहरण के लिए, इस तरह के प्रसंस्करण फ़िशआई लेंस विरूपण को दूर करने के।
का उपयोग करते हुए Speedcore eFPGA आईपी, ग्राहक अपने तर्क, स्मृति, और डीएसपी संसाधन आवश्यकताओं को परिभाषित कर सकते, तो Achronix लुक तालिकाओं (luts), राम सेल ब्लॉक और DSP64 इकाई ब्लॉक के ब्लॉक के निर्माण की तरह जोड़ा जा सकता है अपने आईपी अपनी जरूरतों को पूरा करने के लिए कॉन्फ़िगर कर सकते हैं। किसी भी आवेदन के लिए सबसे अच्छा प्रोग्राम संरचना बनाने के लिए।
मानक तर्क, स्मृति, और डीएसपी एम्बेडेड सेल मॉड्यूल के अलावा, ग्राहक भी अपने स्वयं के कार्यात्मक ब्लॉक Speedcore eFPGA संरचना के भीतर एक साथ इन कार्यात्मक ब्लॉक और एक पारंपरिक निर्माण खंड के कस्टम तर्क सरणी संरचना से अनुकूलन करने के लिए जोड़ा जा सकता है परिभाषित कर सकते हैं। एकीकृत क्षेत्र को कम करने और लक्षित अनुप्रयोग के प्रदर्शन में सुधार करने के लिए विशेषताएं ईएफपीजीए के प्रदर्शन में काफी सुधार कर सकती हैं, खासकर एम्बेडेड दृष्टि और छवि प्रसंस्करण एल्गोरिदम के लिए।
सफलतापूर्वक उच्च प्रदर्शन छवि प्रसंस्करण हल करने के लिए एक कस्टम सेल ब्लॉक के साथ एक बार (YOLO) जो एक तंत्रिका नेटवर्क का उपयोग कर अपने रंग-रूप को प्राप्त करने में एक अच्छा उदाहरण, सबसे उन्नत, वास्तविक समय वस्तु का पता लगाने एल्गोरिदम, उत्कृष्ट है विधि के प्रारंभिक चरण के दौरान बहुत बेहतर बनाता है एल्गोरिथ्म के प्रदर्शन मैट्रिक्स गुणक की एक बड़ी संख्या पर निर्भर करता है, जबकि FPGA कार्यान्वयन, इन एक डीएसपी और एक मैट्रिक्स गुणक रैम मॉड्यूल के उपयोग की आवश्यकता का निर्माण किया है, YOLO सबसे डीएसपी और रैम मॉड्यूल के बीच की जरूरत अच्छी कॉन्फ़िगरेशन, एक सामान्य एफपीजीए सरणी संरचना में मिली मिस्चैच के साथ एक समस्या है। उदाहरण के लिए, एफपीजीए सरणी संरचना 18 × 27 गुणा / संचित इकाई ब्लॉक और 32 × 128 रैम डीएसपी ब्लॉक प्रदान कर सकती है, इसके लिए सबसे अच्छा समाधान 48 x 1024 रैम के साथ 16 x 8 डीएसपी ब्लॉक हो सकता है। इष्टतम डीएसपी और रैम ब्लॉक कॉन्फ़िगरेशन के लिए कस्टम ब्लॉक बनाकर, परिणामस्वरूप स्पीडकोर सरणी संरचना कम चिप क्षेत्र का उपयोग करेगी 40% समान कार्यक्षमता प्राप्त करने और सिस्टम प्रदर्शन के उच्च स्तर को प्राप्त करने के लिए।
एक एसओसी में एक एफपीजीए सरणी संरचना को एम्बेड करना दो अतिरिक्त सिस्टम-स्तरीय लाभ प्रदान करता है:
कम बिजली खपत - प्रोग्राम आई / ओ सर्किट की कुल बिजली की खपत से स्वतंत्र FPGA चिप आधा है, और एक eFPGA मॉड्यूल मास्टर SoC के अन्य आंतरिक सर्किट, पूरी तरह से बड़े प्रोग्राम आई / ओ बफर के बिना करने के लिए सीधे जोड़ा जा सकता है ।
लोअर प्रणाली लागत - के बाद से eFPGA केवल विशिष्ट कार्यों के eFPGA एक बराबर स्वतंत्र FPGA चिप की तुलना में बहुत छोटे आकार मर जाते हैं, यह अब आवश्यक है, क्योंकि eFPGA प्रोग्राम आई / ओ बफ़र्स और इंटरफ़ेस तर्क अनावश्यक।
और अति कम विलंबता वास्तविक समय प्रसंस्करण के माध्यम से, प्रभावी रूप से दृष्टि देखने के 360 डिग्री क्षेत्र पर आधारित प्रणाली को प्राप्त कर सकते हैं, Speedcore eFPGA अनुकूलन SoC साथ संयोजन के रूप में एक ही गुरु सीपीयू के साथ एक ब्लॉक होने इकाई, इस तरह के लक्ष्य का पता लगाने के रूप में विशेष कार्य, प्राप्त करने के लिए बहुत उपयुक्त है और छवि मान्यता, विरूपण और विरूपण सुधार, और अंत में एक साथ अंतिम छवि एक प्राकृतिक पाठ्यक्रम सिले। FPGA सरणी संरचना SoC में अंतर्निहित है VDSM प्रणाली एकीकरण युग है।