مقدمة: في 11 أبريل 2018 ، أصدرت وزارة الصناعة وتكنولوجيا المعلومات ، ووزارة الأمن العام ووزارة النقل بالاشتراك "الإشعار على الطباعة وتوزيع أنظمة إدارة اختبار السيارة عبر شبكة السيارة الذكية (التجريبية)" لشبكة طريق الصين الذكية قدم الاختبار الأساس القانوني ذي الصلة ، حيث قدمت الوزارات الثلاث أيضًا عدة شروط صارمة في حين تمنح مؤهلات الشبكة الذكية.
من بينها ، في النقطة السابعة "الرابعة" من المادة الاختبارية ، واختبار السائق ومركبة الاختبار ، تتطلب الوزارات الثلاث ما يلي: الحصول على سجل حالة المركبة والتخزين ومهام المراقبة عبر الإنترنت ، ، 2 ، 3 عناصر من المعلومات ، وتسجيل المعلومات التالية وتخزينها تلقائيًا على الأقل 90 ثانية قبل وقوع حادث السيارة أو فشلها ، لا يقل زمن تخزين البيانات عن 3 سنوات:
1. وضع التحكم في السيارة ؛ 2. موقف السيارة ؛ 3. سرعة السيارة ، والتسارع وحالة الحركة الأخرى ؛ 4. إدراك البيئة وحالة الاستجابة ؛ 5. إضاءة السيارة ، وحالة الوقت الحقيقي للإشارة ؛ 6. مراقبة الفيديو الخارجية 360 درجة للمركبة ؛ تعكس المراقبة الفيديوية والصوتية للمركبة الخاصة بسائق الاختبار وحالة التفاعل بين الإنسان والآلة ؛ 8. تعليمات التحكم عن بعد (إن وجدت) التي تتلقاها المركبة ؛ 9. ظروف خلل المركبة (إن وجدت).
ويمكن ملاحظة أنه بالإضافة إلى المتطلبات الوظيفية للمركبات الشبكية الذكية التي تجري اختبارات الطريق ، فإن الشروط المذكورة أعلاه ستعزز تطوير العديد من تكنولوجيات الجيل الجديد مثل الاتصالات والمراقبة والتحكم والتخزين. تطوير SoCs السيارات يوفر فرصا في السوق الجديدة.
وجزءا لا يتجزأ من FPGA (eFPGA) تلعب دورا هاما في هذا النوع من الرقائق. من أجل تلبية خارج السيارة كما هو مذكور في المادة السادسة من اقتناء وتجهيز البيانات للمراقبة بالفيديو 360 درجة، وذلك باستخدام eFPGA لتصميم ذات الصلة وظائف شرائح لديه مزايا واضحة كما في نفس الوقت توفر شريحة FPGA مستقل ومنتجات الشركة eFPGA IP، يمكن Achronix مساعدة الذكية مصممي السيارات شركة نفط الجنوب لتطوير والمهام ذات الصلة التصحيح على رقاقة FPGA، وبعد التطبيقات دفعة دخول السوق دون تغييرات التصميم كبيرة تصميم فورا الهجرة إلى SoC مجهزة eFPGA.
ماذا عن eFPGA الدعم الميداني 360 درجة نظرا البصرية تصميم النظام جزءا لا يتجزأ، يرجى قراءة ألوك سانجهافي من Achronix أشباه الموصلات، مدير تسويق المنتجات لهذه المادة، تحت عنوان "وeFPGA مجال 360 درجة من عرض لنظام الرؤية جزءا لا يتجزأ".
تطبيق eFPGA في نظام رؤية رؤية 360 درجة مضمن
الكاتب: ألوك سانجهافي، Achronix أشباه الموصلات كبار مدير تسويق المنتجات
دخلت جزءا لا يتجزأ من 360 درجة المجال البصري للعرض مع عدد وافر من نظام كاميرا عالية الدقة مجموعة متنوعة من التطبيقات، مثل السيارات الانصهار الاستشعار، والمراقبة بالفيديو، والكشف عن الهدف وتحليل الحركة. وفي مثل هذه النظم، وعدد وافر من كاميرات حقيقية يتم جلب دفق الفيديو (حتى 6) معا في الإطار الأساس، والتشويه وغيرها تصحيح صورة قطعة أثرية، والتعرض وضبط توازن اللون الأبيض، ودينامية تقسم إلى رؤية بانورامية 360 درجة إلى 4K قرار والإطار معدل 60 إطارا في الثانية الإخراج ، المسقط أخيرًا على مساحة إحداثيات كروية.
تستخدم حاليا لمثل هذه التطبيقات عالية الدقة عدسة الكاميرا عين السمكة عادة ما يكون حقل زاوية واسعة من الرأي (فوف) ونظروا حولهم واحدة من أكبر نظام الاختناقات الكاميرا هي: في الوقت الحقيقي أو من ذاكرة خارجية لتخزين / القراءة وصول متعددة المدخلات كاميرا ، اكتمال البيانات، التي يتم بعد ذلك معالجتها على النحو إطار واحد. يحتاج الأجهزة لتكون ضمن تأخير إطار واحد لمعالجة الإدخال في المدى بين الكاميرا واردة تقسم استشعار الخام إخراج البيانات الفيديو.
وقد عالية الأداء منصة الحوسبة مع وحدة المعالجة المركزية نحو استخدام FPGA بالتنسيق مع الاتجاه، لتوفير تسارع مخصص لفي الوقت الحقيقي المهام ومعالجة الصور. يسمح هذا التكوين وحدة المعالجة المركزية للتركيز على خاصة خوارزميات معقدة، حيث يمكن التبديل بسرعة بين المواضيع والسياق والمهام المتكررة المخصصة لFPGA، ليكون بمثابة الأجهزة محرك مسرع / وحدة التشغيل / تفريغ تكوين حتى لو كان FPGA وحدة المعالجة المركزية المستخدمة كأجهزة منفصلة، ويمكن أيضا أن تزيد من الكفاءة الكلية للنظام، لأن هذه التقنيات لا تفعل الصراع ولكن مثل القفازات تلبس على يد لتناسب معا.
على سبيل المثال، صورة تم الحصول عليها من عدسة عين السمكة تعاني من تشويه شديد، وبالتالي تستند عملية الربط على عدة الجيل كاميرا الفيديو عالية المهام مكثفة حساب، والسبب في ذلك هو عمليات بكسل نقطة. وهذا يتطلب الكثير من الوقت الحقيقي خياطة صورة والهندسة المعمارية المعالجة المتوازية للغاية. ومع ذلك، فإن هذا الجيل القادم من التطبيقات يفوق FPGA يمكن أن تستمر في متابعة أداء يتحقق، ويرجع ذلك أساسا إلى سرعة نقل البيانات رقاقة تأخير. وهذا بدوره سوف يؤثر على الكمون الكلي للنظام، سرعة الإنتاجية والأداء .
في شركة نفط الجنوب يمكن أن تضاف إلى جانب الملكية الفكرية جزءا لا يتجزأ من وحدة المعالجة المركزية eFPGA أشباه الموصلات (IP). وبالمقارنة مع الشريحة FPGA وحدة المعالجة المركزية حلول مستقلة، هيكل جزءا لا يتجزأ من FPGA مجموعة مزايا فريدة من نوعها، والميزة الرئيسية تكمن في زيادة الأداء. A eFPGA واسعة قد تكون مرتبطة بها واجهة متوازية مباشرة إلى ASIC (لا عازلة I / O)، وتوفير تحسن كبير في الإنتاجية، الكمون وأصابع اليد الواحدة لحساب دورات على مدار الساعة من الكمون المنخفض في الوقت الحقيقي ومعالجة الصور هو عملية معقدة المفتاح، على سبيل المثال، لتصحيح مثل هذه المعالجة فيش عدسة تشويه.
باستخدام Speedcore eFPGA IP، العميل قد تحدد المنطق والذاكرة، والاحتياجات من الموارد DSP لها، ثم Achronix يمكنك تكوين IP لتلبية احتياجاتهم. الجداول بحث (طرفيات المستعملين المحليين)، كتلة خلية ذاكرة الوصول العشوائي وكتلة وحدة DSP64 يمكن الجمع مثل بناء كتل من أي تطبيق معين لخلق أفضل هيكل للبرمجة.
بالإضافة إلى منطق قياسي، والذاكرة، وDSP جزءا لا يتجزأ من وحدة الخلية، يمكن للعميل أيضا تحديد القطع الفنية الخاصة بهم Speedcore eFPGA داخل الهيكل. المتكاملة معا عن طريق هذه القطع الفنية والمنطق مخصص هيكل مجموعة من لبنة التقليدية يمكن أن تضاف لتحسين يمكن لميزات تقليل المساحة وتحسين أداء التطبيق المستهدف أن تحسن بشكل كبير من أداء eFPGA ، خاصة بالنسبة إلى خوارزميات الرؤية المدمجة ومعالجة الصور.
مع كتلة خلية مخصصة لحل ومعالجة الصور عالية الأداء بنجاح هو مثال جيد في تحقيق مظهرك مرة واحدة (YOLO) التي تستخدم الشبكة العصبية، والأكثر تقدما، في الوقت الحقيقي خوارزميات الكشف عن وجوه، ممتازة خلال المرحلة الأولى من طريقة يحسن كثيرا من أداء الخوارزمية تعتمد على عدد كبير من مضاعف مصفوفة، في حين أن تنفيذ FPGA، وهذه تتطلب استخدام DSP ومصفوفة وحدة مضاعف RAM هي التي شيدت، YOLO تشتد الحاجة بين وحدات DSP وRAM تكوين جيد، ووجد في الهيكل FPGA مجموعة نموذجية سوف لا تتطابق مع المشكلة. على سبيل المثال، FPGA هيكل مجموعة قد توفر 18 × 27 تتكاثر / تتراكم كتلة وحدة وكتلة من الخلايا RAM 32 × 128 DSP، ولكن هذه المرة قد يكون أفضل حل لهذا هو كتلة DSP 16 x 8 مع ذاكرة الوصول العشوائي 48 × 1024. عن طريق إنشاء كتلة مخصصة لتكوين كتلة DSP و RAM الأمثل ، فإن بنية مجموعة Speedcore الناتجة ستستخدم مساحة رقاقة أقل 40 ٪ لتحقيق نفس الوظائف وتحقيق مستوى أعلى من أداء النظام.
يوفر تضمين بنية مصفوفة FPGA في إحدى جهازي SoC مزايا إضافية على مستوى النظام:
انخفاض استهلاك الطاقة - تشكل دوائر I / O القابلة للبرمجة نصف إجمالي استهلاك الطاقة لرقائق FPGA الفردية ، في حين يمكن توصيل eFPGA مباشرةً بوحدات أخرى في المضيف SoC دون الحاجة إلى مخازن تخزين I / O كبيرة قابلة للبرمجة .
انخفاض تكلفة النظام - نظرًا لأن eFPGA يحتاج فقط إلى تنفيذ وظائف محددة ، فإن حجم القالب eFPGA أصغر بكثير من رقاقة FPGA المستقلة المكافئة ، وذلك لأن eFPGA لم تعد بحاجة إلى وحدة تخزين I / O قابلة للبرمجة ومنطق واجهة لا لزوم لها.
وعن طريق منخفضة للغاية الكمون التجهيز في الوقت الحقيقي، ويمكن تحقيق فعال ونظام الرؤية تستند إلى الحقل 360 درجة للعرض، Speedcore eFPGA وحدة التخصيص وجود كتلة بنفس CPU الماجستير بالتعاون مع شركة نفط الجنوب، هو مناسب جدا لتحقيق وظائف خاصة، مثل الكشف عن الهدف والتعرف على الصور، وتشوه وتصحيح التشويه، ومخيط معا في نهاية المطاف الصورة النهائية. وجزءا لا يتجزأ من بنية FPGA مجموعة في شركة نفط الجنوب وVDSM نظام التكامل عصر المسار الطبيعي.