la instrucción de código abierto fijar el crecimiento buen potencial | corazón de cristal en la nueva arquitectura RISC-V

Corazón de Cristal anunció el lanzamiento de una nueva generación de arquitectura de procesador AndeStar V5, que es compatible con procesadores de 64 bits, RISC-V, así como la industria está muy preocupada por la arquitectura del conjunto de instrucciones, la arquitectura abierta, ágil, modular y escalable RISC-V entró oficialmente en la corriente principal Las aplicaciones de sistema en un chip (SoC), además de ampliar el ecosistema RISC-V, también ayudan a las empresas de diseño de SoC a reducir el tiempo de lanzamiento al mercado.

Andes Tecnología Lin Zhiming, director general de la representación, el procesador RISC-V es una nueva tecnología de infraestructura de código abierto / características estándar incluyen el conjunto de instrucciones modular simplificado, fácil de / permite que se expanda, con el fin de promover el rápido crecimiento del ecosistema. Muchas grandes empresas se han añadido Fundación RISC-V, como Google, Microsoft, Qualcomm, MediaTek, etc.

Lin Zhiming explicación adicional de las empresas de diseño de CI, la construcción del sistema ecológico es la clave para el desarrollo, y la reciente alta visibilidad RISC-V ecosistema está en constante crecer y prosperar. Optimista sobre el futuro potencial de crecimiento de RISC-V, la empresa no sólo se ha convertido RISC-V de fondos serán miembros fundadores, sino también para desarrollar una arquitectura de próxima generación basados ​​en RISC V5-V, el RISC-V en el diseño comercial IP corriente principal de la CPU, el desarrollo de los ecosistemas RISC-V.

Se ha informado de que, AndeStar V5 no sólo será plenamente integrado en la compatibilidad RISC-V, pero también tienen una variedad de corazón de cristal arquitectura escalable que comprende: un conjunto de instrucciones original de corazón de cristal, el código de programa se puede reducir en un 10% para reducir el costo del código de chip se almacena; personalizado. La instrucción (ACE) permite a los clientes especificar instrucciones de aceleración de aplicaciones. El manejo optimizado de interrupciones puede reducir significativamente el tiempo de procesamiento de interrupciones en tiempo real y StackSafe, un mecanismo de protección de hardware para la pila de programas, mejora la eficiencia de depuración.

Y para el procesador basado en V5 de 32 bits y 64 bits NX25 AndesCore N25, bajo TSMC proceso de 28nm HPC, la frecuencia de funcionamiento de más de 1 GHz, proporcionando no menos de 2,8 DMIPS / MHz y 3,4 / MHz rendimiento, puertas lógicas CoreMark Los números pueden ser tan bajos como 30K y 50K respectivamente. Por lo tanto, N25 y NX25 son muy adecuados para diversas aplicaciones que requieren un control de alta velocidad, como red, almacenamiento e inteligencia artificial (AI).

Ecosistema de RISC-V está aumentando rápidamente, Lin Zhiming se ha mencionado, el desarrollo de RISC-V está todavía en su infancia, pero su crecimiento es muy rápido, la futura relación entre el RISC-V y la arquitectura ARM podría gustaría Andrews (Android) y Al igual que ios, ambos tienen campeones y también tienen su propio ecosistema enorme.

2016 GoodChinaBrand | ICP: 12011751 | China Exports