Integrazione dell'istruzione open source potenziale a lungo termine | Nuova architettura di base Crystal in RISC-V

Cristallo Cuore annunciato il lancio di una nuova generazione di architettura di processore AndeStar V5, che supporta i processori a 64 bit, RISC V così come l'industria è molto preoccupato per il set di istruzioni, l'architettura aperta, snella, modulare e scalabile RISC-V ufficialmente entrato nella corrente principale system-on-chip applicazioni (SOC), oltre ad ampliare ecosistema RISC-V, ma anche aiutare aziende di design SoC di abbreviare i tempi di commercializzazione.

Secondo Lin Zhiming, direttore generale della tecnologia Jingxin, RISC-V è una tecnologia / standard dell'infrastruttura open source emergente con funzionalità come un set di istruzioni semplificato e modulare e un'espansione facile / ammissibile per promuovere la rapida crescita dell'ecosistema. RISC-V Foundation, come Google, Microsoft (Microsoft), Qualcomm (Qualcomm), MediaTek.

Lin Zhiming ulteriori spiegazioni delle società di progettazione IC, la costruzione del sistema ecologico è la chiave per lo sviluppo, e la recente alta visibilità RISC-V ecosistema è costantemente crescere e prosperare. Ottimista sul futuro potenziale di crescita di RISC-V, la società non è solo diventato RISC-V fondo saranno membri fondatori, ma anche per sviluppare un'architettura di nuova generazione RISC-V V5-based, il RISC-V nel design commerciale IP tradizionale CPU, sviluppare RISC-V ecosistema.

È stato riferito che, AndeStar V5 non solo completamente integrato nella compatibilità RISC-V, ma anche avere una varietà di cuore di cristallo architettura scalabile comprendente: un insieme di istruzioni originale cristallo del cuore, il codice di programma può essere ridotto del 10% per ridurre il costo del chip codificatore viene memorizzato; personalizzato. direttiva (ACE), consente ai clienti di sviluppare applicazioni accelerate di istruzioni; la gestione degli interrupt ottimizzata, in grado di ridurre in modo significativo il tempo reale (real-time) ed interrompere il tempo di elaborazione, e meccanismi di protezione hardware dello stack del programma - StackSafe, migliorare l'efficienza di debug.

E al processore V5-based a 32 bit e 64 bit NX25 AndesCore N25, sotto TSMC ÷ 28 Nm processo HPC, la frequenza operativa superiore a 1 GHz, fornendo non meno di 2,8 DMIPS / MHz e 3,4 / MHz prestazioni, porte logiche CoreMark più il numero partire da 30K e 50K, rispettivamente. così, N25 e la rete NX25 è per varie applicazioni, lo stoccaggio e l'intelligenza artificiale (AI) è richiesta altro controllo ad alta velocità.

L'ecosistema RISC-V sta rapidamente emergendo e Lin Zhiming ha affermato che lo sviluppo di RISC-V è ancora agli inizi, ma la sua crescita è molto rapida: il rapporto tra l'architettura RISC-V e Arm potrebbe essere come Android e Android. Come ios, entrambi hanno campioni e hanno anche il loro enorme ecosistema.