Open-Source-Anweisung Integration langfristiges Potenzial | Kristallkern neue Architektur in RISC-V

Kristallherz, die Einführung einer neuen Generation von AndeStar V5-Prozessorarchitektur angekündigt, die 64-Bit-Prozessoren unterstützt, RISC-V sowie die Industrie ist sehr besorgt über die Befehlssatzarchitektur, der offene, schlanke, modulare und skalierbare Architektur RISC-V offiziell in den Mainstream System-on-a-Chip- (SoC-) Anwendungen tragen zusätzlich zur Erweiterung des RISC-V-Ökosystems auch dazu bei, dass SoC-Design-Unternehmen die Markteinführungszeit verkürzen.

Andes Technologie Lin Zhiming, General Manager der Darstellung, RISC-V-Prozessor ist eine neue Open-Source-Infrastrukturtechnologie / Standardfunktionen Befehlssatz rationalisiert modular, einfach zu / erlaubt zu erweitern, umfassen, um das schnelle Wachstum des Ökosystems. Viele große Unternehmen hinzugefügt haben, zu fördern worden RISC-V Foundation, wie Google, Microsoft, Qualcomm, MediaTek usw.

Lin Zhiming weitere Erklärung von IC-Design-Unternehmen, den Bau des ökologischen Systems ist der Schlüssel zur Entwicklung, und die jüngste hohe Sichtbarkeit RISC-V Ökosystem wird ständig wachsen und gedeihen. Optimistisch in die Zukunft Wachstumspotenzial von RISC-V hat das Unternehmen nicht nur RISC-V Fonds werden werden Gründungsmitglieder, sondern auch eine RISC-V V5-basierte Architektur der nächsten Generation, der RISC-V in das kommerzielle Mainstream-CPU IP-Design zu entwickeln, entwickelt RISC-V-Ökosystem.

Es wird berichtet, dass AndeStar V5 wird nicht nur vollständig in die Kompatibilität RISC-V integriert, sondern auch eine Vielzahl von Kristallherz skalierbare Architektur hat, umfassend: ein Kristallherz ursprünglichen Befehlssatz, kann der Programmcode um 10% reduziert werden, um die Kosten für den Chip-Code zu reduzieren gespeichert ist; angepasst. Instruction (ACE) ermöglicht es Kunden, Anwendungsbeschleunigungsanweisungen anzugeben.Eine optimierte Interruptbehandlung kann die Interruptverarbeitungszeit in Echtzeit erheblich reduzieren, und StackSafe, ein Hardwareschutzmechanismus für den Programmstapel, verbessert die Debugging-Effizienz.

Und mit dem V5-basierten 32-Bit und 64-Bit-NX25 ​​AndesCore N25-Prozessor, unter TSMC 28nm HPC-Prozess, die Betriebsfrequenz von mehr als 1 GHz, die Bereitstellung von nicht weniger als 2,8 DMIPS / MHz und 3,4 Coremark / MHz Leistung, Logikgatter Die Anzahl kann so niedrig wie 30K bzw. 50K sein, daher sind N25 und NX25 sehr geeignet für verschiedene Anwendungen, die eine Hochgeschwindigkeits-Steuerung erfordern, wie Netzwerk, Speicher und künstliche Intelligenz (AI).

Das RISC-V-Ökosystem entwickelt sich rasant: Lin Zhiming erwähnt, dass die Entwicklung von RISC-V noch in den Kinderschuhen steckt, aber sein Wachstum ist sehr schnell und die Beziehung zwischen RISC-V und Arm-Architektur in Zukunft könnte wie Android und Android sein. Wie IOS haben beide Champions und sie haben auch ihr eigenes riesiges Ökosystem.