ในช่วงสิบปีที่ผ่านมาซอฟต์แวร์โอเพ่นซอร์สได้กลายเป็นตัวเร่งปฏิกิริยาที่ดีที่สุดในด้านเทคโนโลยีวันนี้พลังของโอเพนซอร์สได้นำมาซึ่งการพัฒนาฟรีและชุมชนที่ได้รับก็มีส่วนสำคัญในโลกของฮาร์ดแวร์ด้วยเหตุผลเหล่านี้ " RISC-V ได้รับความนิยมเป็นอย่างมากบทความนี้อธิบายถึงสถาปัตยกรรมชุดคำสั่ง RISC-V (ISA) และวิธีเขียนกฎของระบบนิเวศของโปรเซสเซอร์ในยุคอินเทอร์เน็ตของสิ่งต่างๆ (IoT)
RISC-V คืออะไร?
RISC-V เป็นสถาปัตยกรรมชุดคำสั่งแบบเปิดที่พัฒนาขึ้นโดยภาควิชาวิทยาการคอมพิวเตอร์แห่งมหาวิทยาลัยแคลิฟอร์เนียเบิร์กเลย์โดยใช้หลักการประมวลผลคำสั่งที่ได้รับความนิยมลดลง (RISC) เช่นเดียวกับ ARM, MIPS และสถาปัตยกรรมโปรเซสเซอร์เชิงพาณิชย์อื่น ๆ
RISC-V เริ่มขึ้นรูปปั้นในปีพ. ศ. 2553 และได้เติบโตขึ้นเป็นหุ้นส่วนใหญ่ทั่วโลกในหลายมหาวิทยาลัยและอุตสาหกรรมมูลนิธิ RISC-V ที่ไม่มุ่งหวังผลกำไรให้ความสม่ำเสมอ ไม่เพียง แต่นำเสนอข้อกำหนด ISA พื้นฐานเท่านั้น แต่ยังมีบทบาทในการเป็นเครื่องมือทางการตลาดเพื่อสนับสนุนแนวทาง RISC-V
สิ่งที่ต้องชี้แจงก็คือสถาปัตยกรรมของชุดคำสั่ง RISC-V ตามที่ระบุชื่อเป็นข้อกำหนดเกี่ยวกับสถาปัตยกรรมของชุดคำสั่งไม่ใช่การออกแบบโปรเซสเซอร์เฉพาะชุดเริ่มต้นจากสถาปัตยกรรมชุดคำสั่ง open source ทีมนักวิชาการและอุตสาหกรรมจำนวนมากได้สร้างหลายชุด การออกแบบโปรเซสเซอร์ที่แตกต่างกัน แต่โดยพื้นฐานแล้วทั้งหมดใช้ภาษาเดียวกันดูอย่างรวดเร็วที่เว็บไซต์ RISC-V Foundation คุณจะเห็นได้ว่ามีการใช้งานโปรเซสเซอร์จำนวนมากจากแหล่งโอเพ่นซอร์สที่สมบูรณ์ของ Rocket, Orca และ PULPino Processor Design ให้แก่ บริษัท ที่ผลิตแกนโปรเซสเซอร์เชิงพาณิชย์เช่น SiFive, Codasip, Andes และ Cortus
ร่วมสมัยตระหนักถึงขอบเขตของโปรเซสเซอร์เหล่านี้เป็นที่กว้างขวางมากจากหน่วยประมวลผลสิ่งที่ง่ายในการประมวลผลแอพลิเคชันที่ใช้ Linux จะขึ้นอยู่กับการตั้งค่าทั่วไปของชุดคำสั่งสะท้อนให้เห็นถึงข้อดีที่สำคัญค่อนข้างปิดท้าย RISC-V ISA เชิงพาณิชย์คือ ความแตกต่างและเสรีภาพในการเลือกและความสามารถในการเปลี่ยนผู้จัดจำหน่ายโปรเซสเซอร์โดยไม่ต้องทนทุกข์ทรมานกับความเจ็บปวดของผลิตภัณฑ์อีกครั้งสถาปัตยกรรม
ฟรีดังนั้นต้องมีความเสี่ยง?
ณ จุดนี้จะระมัดระวังในการตรวจสอบสถานการณ์จริงโปรเซสเซอร์ปัจจัยในการเลือกที่จะเห็นผลกระทบต่อการออกแบบผลิตภัณฑ์ใหม่. เช่นเดียวกับที่สุดการตัดสินใจการออกแบบตามที่มันเกี่ยวข้องกับหลายปัจจัยทางเทคนิคและเชิงพาณิชย์บางแห่งซึ่งจะขึ้นอยู่กับเป้าหมายคงที่ในขณะที่คนอื่น ๆ จะขึ้นอยู่กับยาก แง่มุมเชิงปริมาณ
ตัวชี้วัดทางเทคนิคมีความชัดเจน: โปรเซสเซอร์มีแรงม้าเพียงพอหรือไม่รองรับความสามารถในการปรับขยายของผลิตภัณฑ์ในอนาคตได้หรือไม่ตอบสนองความต้องการของระบบรักษาความปลอดภัยได้หรือไม่? มีการพัฒนาซอฟต์แวร์ที่เป็นมิตรและคุ้นเคยหรือแก้จุดบกพร่องหรือไม่? •ผู้ใช้สามารถสืบทอดไลบรารีโค้ดแบบเดิม ฯลฯ มาตรฐานเชิงพาณิชย์ต้องพิจารณาต้นทุนเช่นพื้นที่ (รวมถึงจำนวนประตูและขนาดหน่วยความจำ) ค่าลิขสิทธิ์และค่าใช้จ่ายในการอนุมัติโดยรวมนอกจากนี้ยังคำนึงถึงปัจจัยทางธุรกิจอื่น ๆ รวมถึงซัพพลายเออร์ การปิดรับการรับประกันและการชดเชยภาระผูกพันในการรายงานทางธุรกิจสิทธิ์ทางกฎหมายในการเปลี่ยนแปลง ฯลฯ
การปัจจัยทั้งหมดเหล่านี้นักออกแบบส่วนใหญ่มักจะนำมาใช้เป็นตัวเลือก 'ปลอดภัย' มักจะเป็นหน่วยประมวลผลในเชิงพาณิชย์ที่เป็นกรรมสิทธิ์และมักจะผูกติดอยู่กับชุดที่ใช้. แต่มุมมองของนโยบายที่ยืนอยู่ก่อนหน้านี้สำหรับหลาย บริษัท เลือกข้อ จำกัด เพิ่มขึ้น แต่มีประสิทธิภาพการประมวลผลให้ผู้ให้บริการในเชิงพาณิชย์ IP ไม่สบายใจ. คนต้องการที่จะมีเสรีภาพในเชิงพาณิชย์มากขึ้นที่จะทำลายการเรียนการสอนชุดล็อคปิดซึ่งไม่เพียง แต่มีความสำคัญในแง่ของการออกใบอนุญาตและลิขสิทธิ์ลิขสิทธิ์ แต่ยังเอื้อต่อการสร้างความแตกต่าง ของ
ความต้องการนี้ทำให้ RISC-V ล่องเรือสถาปัตยกรรมการเรียนการสอนแบบโอเพนซอร์ส RISC-V ให้ บริษัท ชิปที่มีทางเลือกที่สมจริงมากกว่าทางเลือกทางธุรกิจทั่วไปและหลีกเลี่ยงความเสี่ยงเชิงกลยุทธ์อย่างเช่น Linux, FreeRTOS และอื่น ๆ อีกมากมาย ระบบปฏิบัติการแบบเรียลไทม์ (RTOS) เป็นระบบปฏิบัติการแบบเรียลไทม์ (source-coded real-time operating system) ซึ่งเป็นระบบปฏิบัติการเชิงพาณิชย์ในปัจจุบันสำหรับระบบปฏิบัติการเชิงพาณิชย์โดยเฉพาะอย่างยิ่งสำหรับโปรเซสเซอร์แบบฝังตัวขนาดเล็กที่ใช้กับอุปกรณ์ IoT ของผู้บริโภคหลายคน บริษัท ระดับที่ 1 ได้แก่ Western Digital (WD) และ Nvidia ได้ประกาศต่อสาธารณชนถึงเจตนารมณ์ของ บริษัท ของตัวเองและเริ่มต้นการผลิตขนาดใหญ่นอกจากนี้ บริษัท อื่น ๆ อีกมากมายกำลังประเมิน RISC -V บางคนก็แอบเริ่มต้นการออกแบบขั้นสูง
ยกตัวอย่างเช่น CEVA RivieraWaves ของ Wi-Fi และบลูทู ธ IP ออกแบบผลิตภัณฑ์. RISC-V ในสถานที่ท่องเที่ยวที่มีศักยภาพของเทคโนโลยีการสื่อสารเหล่านี้จำเป็นต้องมีหน่วยประมวลผลขนาดเล็กที่จะดำเนินการโปรโตคอลสแต็คเป้าหมายคือการสร้างแพลตฟอร์มที่อ้างอิงไว้ล่วงหน้าแบบบูรณาการช่วยให้ลูกค้ามีอิสระในการเลือก หน่วยประมวลผล. เนื่องจากสถาปัตยกรรม IP ที่ออกแบบมาเพื่อตอบสนองการดำเนินงานที่ต่ำเป็นพิเศษพลังงานแม้สำหรับเครือข่ายไร้สาย (Wi-Fi) กำหนดค่าขั้นสูงสำหรับความต้องการของหน่วยประมวลผลแรงม้านอกจากนี้ยังอ่อนมาก
ในระยะสั้นเราต้องมีประตูตรรกะจำนวนน้อยประสิทธิภาพด้านพลังงานที่สูงโปรเซสเซอร์ที่มีประสิทธิภาพและมีสภาพแวดล้อมการพัฒนาซอฟต์แวร์เชิงพาณิชย์ที่คุ้นเคยซึ่งอาจส่งผลให้เกิดรหัสขนาดเล็กที่ช่วยประหยัดพื้นที่ของชิปการออกแบบโปรเซสเซอร์ต้องใช้งานง่าย การดำเนินการความเร็วเต็มรูปแบบ) บน FPGA และ ASICs / ASSPs แต่ต้องมีกรอบการกำกับดูแลที่เข้ากันได้กับบริการ IP ที่ได้รับอนุญาตของเรา
ยกตัวอย่างเช่น CEVA RISC-V เลือกจำนวนแกนประมวลผล 20K ประตูเพื่อให้บรรลุ 2.44 Coremark / MHz ของผลลัพธ์ที่ดีนี้และความต้องการอย่างเต็มที่สอดคล้องและฮาร์ดแวร์. คุณสมบัติของรหัสอ้างอิงและการทดสอบความเข้มผลภายในจอแสดงผลจะได้รับถึง ในระดับเดียวกับโปรเซสเซอร์ที่ดีที่สุดในตระกูลของมันนอกจากนี้ยังเป็นสิ่งสำคัญที่เราต้องคำนึงถึงภาระงานที่ต้องโยกย้ายระบบทั้งหมดให้ RISC-V มีขนาดเล็กมาก
การใช้แพลตฟอร์ม Wi-Fi ที่ซับซ้อนมากขึ้นตัวอย่างเช่นการแทนที่โปรเซสเซอร์เชิงพาณิชย์ด้วยหน่วยประมวลผล RISC-V ที่ฝังตัวจะใช้เวลาเพียงหนึ่งสัปดาห์ในการทำบูรณาการจำลองและสร้างไฟล์ไบนารี FPGA ใหม่เสร็จสมบูรณ์ แพลตฟอร์มการแสดงผล Wi-Fi RivieraWaves นอกจากนี้ซอฟต์แวร์โปรโตคอลที่มีอยู่ซึ่งได้รับการพัฒนาและใช้งานเป็นเวลาหลายปีในโปรเซสเซอร์เชิงพาณิชย์หลาย ๆ เครื่องสามารถถูกย้ายไปยังแพลตฟอร์ม RISC-V ภายในสองสัปดาห์รวมทั้งการทดสอบและทดสอบ การตรวจสอบระดับระบบไม่น่าแปลกใจเพราะคุ้นเคยกับ GNU GCC / GDB และ LLVM compiler / debugger environment
โดยทั่วไปโครงการนี้เป็นความสำเร็จที่สำคัญ RISC - V บรรลุอย่างแท้จริงสัญญาของ