Durante la última década, el software de código abierto (open source) se ha convertido en el mejor sector de la tecnología de catalizadores. Hoy en día, el poder de desarrollo de código abierto ha traído la libertad, la comunidad también se produce en el mundo para ser basada en hardware. Por estas razones, RISC-V ganó gran popularidad. en este artículo se describe la arquitectura del conjunto de instrucciones RISC-V (ISA), y cómo las cosas (IoT) era del procesador de reescribir las reglas del juego en materia ecológica.
¿Qué es RISC-V?
RISC-V es una arquitectura de conjunto de instrucciones abiertas desarrollada originalmente por el Departamento de Ciencias de la Computación de la Universidad de California, Berkeley, basada principalmente en el popular principio de computación reducida de conjuntos de instrucciones (RISC). , Al igual que ARM, MIPS y otras arquitecturas de procesador comerciales comunes.
RISC-V comenzó a moldearse en 2010 y ahora se ha convertido en un gran programa de cooperación global que abarca múltiples universidades e industrias. La Fundación RISC-V sin fines de lucro brinda consistencia. No solo guía la especificación ISA subyacente, sino que también cumple la función de motor de marketing para promover el enfoque RISC-V.
Lo que debe aclararse es la arquitectura del conjunto de instrucciones RISC-V. Como su nombre lo indica, es una especificación de arquitectura de conjunto de instrucciones, no un diseño de procesador específico. A partir de la arquitectura de conjunto de instrucciones de código abierto, muchos equipos académicos e industriales han creado muchos Diferentes diseños de procesador, pero básicamente todos usan el mismo lenguaje. Una mirada rápida al sitio web de la Fundación RISC-V, puede ver que muchas implementaciones de procesador se muestran arriba, de la fuente abierta completa de Rocket, Orca y PULPino. Diseño de procesador para empresas que producen núcleos de procesadores comerciales como SiFive, Codasip, Andes y Cortus.
Estos procesadores contemporáneos tienen una amplia gama de implementaciones: desde simples procesadores IoT hasta procesadores de aplicaciones que ejecutan Linux, todos se basan en un conjunto común de instrucciones, que reflejan las ventajas clave de RISC-V sobre las ISA comerciales cerradas. Diferenciación y libertad de elección, y la capacidad de reemplazar proveedores de procesadores sin sufrir el dolor de la nueva arquitectura del producto.
![](http://img.goodchinabrand.com/aHR0cDovL3VwbG9hZC5uZXdzLmNlY2IyYi5jb20vMjAxOC8wNDE3LzE1MjM5NjY3NzI5MTkuanBn.jpg)
Gratis, ¿entonces debe haber un riesgo?
En este punto, es prudente observar la situación real y analizar los factores que afectan la elección del procesador en los diseños de nuevos productos. Como la mayoría de las decisiones de diseño, implica muchos factores técnicos y comerciales, algunos basados en indicadores duros y otros basados en dificultades. Aspectos cuantitativos
Los indicadores técnicos son evidentes: ¿el procesador incluye suficiente potencia? ¿Es compatible con la escalabilidad de los productos posteriores? ¿Coincide con los paquetes de energía? ¿Cumple con el nivel de seguridad requerido? ¿Existe un entorno de depuración / desarrollo de software amigable y familiar? • ¿Puede un usuario heredar bibliotecas de códigos heredados, etc.? Las normas comerciales deben considerar los costos, como el área (incluida la cantidad de puertas y el tamaño de la memoria), regalías y costos generales de autorización. También considera otros factores comerciales, incluidos los proveedores. Cierre, garantía y compensación, obligaciones de informes comerciales, derechos legales para realizar cambios, etc.
Tomando todos estos factores, la mayoría de los diseñadores tienden a adoptar una opción 'segura', por lo general un procesador comercial de propiedad, ya menudo está vinculada a la serie previamente utilizado. Sin embargo, la perspectiva de las políticas de pie, para muchas empresas seleccionar las restricciones cada vez mayores pero potentes proveedores de IP procesador comercial incómoda. la gente desea tener más libertad comercial, para romper el juego de instrucciones de candado cerrado, que no sólo es importante en términos de concesión de licencias de derechos de autor y las regalías, sino que también favorece a diferenciarse Girando
Esta demanda hace que RISC-V zarpe. La arquitectura del conjunto de instrucciones de código abierto RISC-V ofrece a las empresas de chips una opción realista para ir más allá de las opciones comerciales comunes y evitar riesgos excesivamente estratégicos como Linux, FreeRTOS y muchos otros. El sistema operativo en tiempo real codificado en fuente (RTOS) es la alternativa irrefutable de hoy en día a los sistemas operativos comerciales (OS). Esto es especialmente cierto para los pequeños procesadores integrados utilizados en dispositivos de IO de consumo. Las empresas de primer nivel, incluidas Western Digital (WD) y Nvidia, anunciaron públicamente la intención de su propia empresa e incluso iniciaron la producción a gran escala. Además, muchas más compañías están evaluando RISC. -V, algunos incluso inician en secreto el diseño avanzado.
![](http://img.goodchinabrand.com/aHR0cDovL3VwbG9hZC5uZXdzLmNlY2IyYi5jb20vMjAxOC8wNDE3LzE1MjM5NjY3NzIzMjQuanBn.jpg)
Por ejemplo, el diseño de productos Bluetooth IP y Wi-Fi de CEVA RivieraWaves Atraídos por el potencial de RISC-V, estas tecnologías de comunicación requieren un pequeño procesador para realizar apilamiento de protocolos. El objetivo es crear una plataforma de referencia preintegrada que permita a los clientes elegir Procesadores. Debido a que la arquitectura de IP está diseñada para un funcionamiento de potencia ultrabaja, incluso la configuración de red inalámbrica avanzada (Wi-Fi), la demanda de potencia del procesador también es muy leve.
En términos simples, necesitamos menos número de puertas de lógica, un entorno de desarrollo de software de calidad comercial familiar que puede generar ahorros en el área de chip para optimizar el código de eficiencia energética y el procesador madura, más. El procesador está diseñado para ser fácil de implementar ( Ejecución a toda velocidad) en FPGA y ASIC / ASSP, pero también debe tener un marco regulatorio que sea compatible con nuestros servicios de IP autorizados.
Por ejemplo, CEVA eligió el núcleo del procesador RISC-V con puertas de 20K, que puede alcanzar un buen rendimiento de 2.44 Coremark / MHz, y está en perfecto acuerdo con los requisitos de hardware. De acuerdo con los estándares internos de rendimiento y los resultados de las pruebas de densidad de códigos, se ha logrado. El mismo nivel que el mejor procesador de su clase. También es importante que, de acuerdo con nuestra experiencia, la carga de trabajo requerida para migrar un sistema completo a RISC-V sea muy pequeña.
Tomando como ejemplo la plataforma Wi-Fi más compleja, reemplazar el procesador comercial con un procesador RISC-V incorporado solo lleva una semana completar la integración, simular y crear un nuevo archivo binario FPGA, completo La plataforma de visualización Wi-Fi de RivieraWaves. Además, el software de protocolo existente que se ha desarrollado e implementado durante muchos años en varios procesadores comerciales diferentes puede ser portado a la plataforma RISC-V en dos semanas, incluyendo puertos, pruebas y Verificación a nivel de sistema. Esto no es sorprendente, gracias al familiar entorno de compilador / depurador GNU GCC / GDB y LLVM.
En general, este proyecto fue un gran éxito. RISC-V realmente cumplió su promesa.