Durante a última década, o software de código aberto tornou-se o melhor catalisador no campo da tecnologia Hoje, o poder do código aberto trouxe desenvolvimento livre, e a comunidade resultante também ganhou uma posição no mundo do hardware. O RISC-V ganhou muita popularidade.Este artigo apresenta a arquitetura do conjunto de instruções RISC-V (ISA) e como reescrever as regras da ecologia do processador na era da Internet das Coisas (IoT).
O que é o RISC-V?
O RISC-V é uma arquitetura de conjunto de instruções aberta originalmente desenvolvida pelo Departamento de Ciência da Computação da Universidade da Califórnia, em Berkeley, baseada principalmente no popular princípio de computação de conjunto de instruções reduzido (RISC). , Assim como ARM, MIPS e outras arquiteturas comuns de processadores comerciais.
O RISC-V começou a ser moldado em 2010 e agora se tornou uma grande parceria global entre várias universidades e indústrias, e a Fundação RISC-V, sem fins lucrativos, oferece consistência. Ele não apenas orienta a especificação básica do ISA, mas também desempenha o papel de um mecanismo de marketing para promover a abordagem RISC-V.
O que precisa ser esclarecido é a arquitetura do conjunto de instruções RISC-V. Como o próprio nome indica, é uma especificação de arquitetura de conjunto de instruções, não um projeto de processador específico.A partir da arquitetura de conjunto de instruções de código aberto, muitas equipes acadêmicas e industriais Diferentes projetos de processadores, mas essencialmente todos usam a mesma linguagem.Uma rápida olhada no site da Fundação RISC-V, você pode ver que muita implementação do processador é mostrada acima, a partir da fonte aberta completa do Rocket, Orca e PULPino Design de processadores, para empresas que produzem núcleos de processadores comerciais, como SiFive, Codasip, Andes e Cortus.
Esses processadores contemporâneos têm uma ampla gama de implementações: desde processadores IoT simples até processadores de aplicativos que executam o Linux, todos são baseados em um conjunto comum de instruções, refletindo as principais vantagens do RISC-V em relação às ISAs comerciais fechadas. Diferenciação e liberdade de escolha e a capacidade de substituir fornecedores de processadores sem sofrer a dor da re-arquitetura do produto.
Livre, então deve haver um risco?
Neste ponto, é prudente examinar a situação real, fatores processador de escolha para ver o novo impacto design de produto. Como a maioria das decisões de projeto, uma vez que envolve uma série de fatores técnicos e comerciais, alguns dos quais são baseados em um alvo fixo, enquanto outros são baseados no disco Aspectos quantitativos.
Os indicadores técnicos são óbvios: o processador inclui potência suficiente? Suporta a escalabilidade dos produtos subsequentes? Ele combina os pacotes de energia? Ele atende ao nível de segurança exigido? Existe um ambiente de desenvolvimento / depuração de software amigável e familiar? • Um usuário pode herdar bibliotecas de códigos legados, etc. Os padrões comerciais devem considerar os custos, como área (incluindo número de portas e tamanho da memória), royalties e custos gerais de autorização, além de outros fatores comerciais, inclusive fornecedores. Bloqueio, garantia e compensação, obrigações de relatórios de negócios, direitos legais para fazer mudanças, etc.
Considerando todos esses fatores, a maioria dos projetistas tende a adotar uma opção "segura", geralmente usando um processador comercial proprietário, e muitas vezes se associa a uma série usada anteriormente. No entanto, no nível estratégico, muitas empresas Os fornecedores de IP de processadores comerciais, cada vez mais restritos, mas poderosos, estão inquietos, pois desejam ter mais liberdade comercial e quebrar o bloqueio de conjuntos fechados de instruções, o que não é significativo apenas em termos de royalties de licenciamento e direitos autorais, mas também propício às diferenças. Girando.
Esta demanda faz RISC-V zarpar.A arquitetura de conjunto de instruções de código aberto RISC-V oferece às empresas de chips uma escolha realista para ir além das opções comuns de negócios e evitar riscos excessivamente estratégicos como Linux, FreeRTOS e muitos outros. O sistema operacional de tempo real codificado por fonte (RTOS) é a substituição indiscutível de hoje para sistemas operacionais (SO) comerciais. Isso é especialmente verdadeiro para pequenos processadores embarcados usados em dispositivos de IoT do consumidor. As empresas de primeira linha, incluindo a Western Digital (WD) e a Nvidia, anunciaram publicamente as intenções de sua própria empresa e até iniciaram a produção em grande escala. Além disso, muitas outras empresas estão avaliando o RISC. -V, alguns deles até começam secretamente o design avançado.
Por exemplo CEVA RivieraWaves de projetos de produtos Wi-Fi e IP Bluetooth. RISC-V no potencial de atração dessas tecnologias de comunicação necessitam de um pequeno processador para realizar a pilha de protocolos, a meta é criar uma plataforma de referência pré-integrada, permite aos clientes a liberdade de escolher processador. Desde a arquitetura IP projetado para atender a operação de baixa potência ultra, mesmo para configuração avançada da rede sem fio (Wi-Fi) para a demanda de potência processador também é muito leve.
Em suma, precisamos de um pequeno número de portas lógicas, alta eficiência energética, um processador maduro e um ambiente familiar de desenvolvimento de software comercial que pode resultar em um código compacto que economiza área de chip.O design do processador deve ser fácil de implementar ( Execução em velocidade total) em FPGAs e ASICs / ASSPs, mas também deve ter uma estrutura regulamentar compatível com nossos serviços IP autorizados.
Por exemplo, a CEVA escolheu o núcleo de processador RISC-V de 20K para alcançar um bom desempenho de 2.44 Núcleo / MHz, que está em total concordância com os requisitos de hardware.Em conformidade com benchmarks de desempenho interno e resultados de teste de densidade de código, ele foi alcançado. O mesmo nível que o melhor processador de sua classe.Também é importante que, de acordo com nossa experiência, a carga de trabalho necessária para portar um sistema completo para o RISC-V seja muito pequena.
Tomando a plataforma Wi-Fi mais complexa como exemplo, substituir o processador comercial por um processador RISC-V incorporado leva apenas uma semana para concluir a integração, simular e criar um novo arquivo binário FPGA, completo A Plataforma de Display Wi-Fi RivieraWaves Além disso, o software de protocolo existente que foi desenvolvido e implantado por muitos anos em vários processadores comerciais diferentes pode ser transferido para a plataforma RISC-V em duas semanas, incluindo portabilidade, teste e Verificação no nível do sistema Isso não surpreende, graças ao familiar ambiente de compilador / depurador GNU GCC / GDB e LLVM.
Em geral, este projeto foi um grande sucesso e o RISC-V realmente cumpriu sua promessa.