In den letzten zehn Jahren hat sich Open-Source-Software zum besten Katalysator im Bereich der Technologie entwickelt. Heute hat die Macht von Open Source eine freie Entwicklung ermöglicht, und die sich daraus ergebende Gemeinschaft hat auch in der Hardware-Welt Fuß gefasst. RISC-V hat eine Menge Popularität gewonnen.Dieser Artikel beschreibt die RISC-V-Befehlssatz (ISA) Architektur und wie die Regeln der Prozessorökologie in der Internet of Things (IoT) Ära neu geschrieben werden.
Was ist RISC-V?
RISC-V ist eine Open-Instruction-Set-Architektur, die ursprünglich vom Department of Computer Science der University of California in Berkeley entwickelt wurde und hauptsächlich auf dem populären RISC-Prinzip (Reduced Instruction Set Computing) basiert. , Genau wie ARM, MIPS und andere handelsübliche Prozessorarchitekturen.
RISC-V begann 2010 zu formen und hat sich mittlerweile zu einer riesigen globalen Partnerschaft über mehrere Universitäten und Branchen hinweg entwickelt.Die gemeinnützige RISC-V Foundation sorgt für Konsistenz. Es führt nicht nur die zugrundeliegende ISA-Spezifikation, sondern spielt auch die Rolle einer Marketing-Engine zur Förderung des RISC-V-Ansatzes.
Was zu klären ist, ist die RISC-V-Befehlssatzarchitektur.Wie der Name andeutet, handelt es sich um eine Spezifikation der Befehlssatzarchitektur, nicht um ein spezielles Prozessordesign.Von der Open-Source-Befehlssatzarchitektur haben viele akademische und industrielleTeams viele erstellt Unterschiedliche Prozessor-Designs, aber im Wesentlichen alle verwenden die gleiche Sprache.Ein kurzer Blick auf die RISC-V Foundation-Website, können Sie sehen, dass eine Vielzahl von Prozessor-Implementierung oben angezeigt wird, von der vollständigen Open Source von Rocket, Orca und PULPino Prozessordesign für Unternehmen, die kommerzielle Prozessorkerne wie SiFive, Codasip, Andes und Cortus produzieren.
Diese modernen Prozessoren haben eine breite Palette von Implementierungen: Von einfachen IoT-Prozessoren bis hin zu Anwendungsprozessoren, auf denen Linux läuft, basieren alle auf einem gemeinsamen Befehlssatz, der die wichtigsten Vorteile von RISC-V gegenüber geschlossenen kommerziellen ISAs widerspiegelt. Differenzierung und Wahlfreiheit sowie die Fähigkeit, Prozessorhersteller zu ersetzen, ohne den Schmerz einer Neugestaltung des Produkts zu erleiden.
Frei, also muss ein Risiko bestehen?
An dieser Stelle ist es ratsam, die tatsächliche Situation zu betrachten und die Faktoren zu betrachten, die die Auswahl der Prozessoren in neuen Produktentwürfen beeinflussen Wie die meisten Designentscheidungen beinhaltet dies viele technische und kommerzielle Faktoren, einige basieren auf harten Indikatoren und andere basieren auf Schwierigkeiten. Quantitative Aspekte.
Die technischen Indikatoren sind selbstverständlich: Hat der Prozessor genügend PS? Unterstützt er die Skalierbarkeit der Folgeprodukte, stimmt er mit den Leistungspaketen überein? Erfüllt er die geforderte Sicherheitsstufe? Gibt es eine freundliche und vertraute Softwareentwicklungs- / Debugging-Umgebung? • Kann ein Benutzer Legacy-Codebibliotheken usw. erben? Bei kommerziellen Standards müssen Kosten berücksichtigt werden, beispielsweise Fläche (einschließlich Anzahl der Gatter und Speichergröße), Lizenzgebühren und Gesamtkosten für die Autorisierung sowie andere Geschäftsfaktoren, einschließlich Lieferanten. Lockdown, Garantie und Entschädigung, Pflichten zur Geschäftsberichterstattung, gesetzliche Änderungsrechte usw.
Unter Berücksichtigung all dieser Faktoren tendieren die meisten Designer dazu, eine "sichere" Option zu wählen, die normalerweise einen proprietären kommerziellen Prozessor verwendet und oft an eine zuvor verwendete Serie bindet. Aus strategischer Sicht sind jedoch viele Unternehmen Immer mehr eingeschränkte, aber mächtige IP-Anbieter von kommerziellen Prozessoren sind verärgert: Die Leute sind begierig darauf, mehr kommerzielle Freiheit zu haben und die Aussperrung geschlossener Instruktionen zu durchbrechen, was nicht nur in Bezug auf Lizenzen und Copyright-Lizenzgebühren sinnvoll ist, sondern auch Differenzen fördert. Drehen.
Diese Anforderung lässt RISC-V in See stechen.Die RISC-V-Open-Source-Instruction-Set-Architektur bietet Chip-Unternehmen eine realistische Wahl, über die üblichen Geschäftsoptionen hinauszugehen und allzu strategische Risiken wie Linux, FreeRTOS und viele andere zu vermeiden. Das quellcodierte Echtzeitbetriebssystem (RTOS) stellt heute den unangefochtenen Ersatz für kommerzielle Betriebssysteme dar. Dies gilt insbesondere für kleine eingebettete Prozessoren, die auf Verbraucher-IoT-Geräten verwendet werden Tier-1-Unternehmen, darunter Western Digital (WD) und Nvidia, haben die Intentionen ihres eigenen Unternehmens öffentlich bekannt gegeben und sogar mit der Produktion in großem Maßstab begonnen.Außerdem bewerten viele weitere Unternehmen RISC. -V, einige von ihnen beginnen sogar heimlich fortgeschrittenes Design.
Zum Beispiel CEVA RivieraWaves Wi-Fi und Bluetooth IP-Produktdesign Angezogen vom Potenzial von RISC-V benötigen diese Kommunikationstechnologien einen kleinen Prozessor, um Protokollstapelungen durchzuführen.Das Ziel ist die Schaffung einer vorintegrierten Referenzplattform, die den Kunden die Auswahl ermöglicht Prozessoren Da die Architektur von IP für einen Betrieb mit extrem niedrigem Stromverbrauch ausgelegt ist, sogar für die Konfiguration eines fortschrittlichen drahtlosen Netzwerks (Wi-Fi), ist die Nachfrage nach Prozessorleistung ebenfalls sehr mild.
In einfachen Worten, wir weniger Logikgatter Zahl, energieeffiziente und ausgereifter Prozessor sowie eine bekannte handelsübliche Software-Entwicklungsumgebung benötigen, die Einsparungen bei der Chipfläche erzeugen kann, um den Code zu optimieren. Der Prozessor einfach zu implementieren sein soll ( Full-Speed-Ausführung) auf den FPGA und ASIC / ASSP, sondern auch mit unserem IP-Lizenzgeschäft Ordnungsrahmen kompatibel haben muss.
Zum Beispiel hat CEVA den 20K-Gate-RISC-V-Prozessorkern gewählt, um eine gute Leistung von 2,44 Coremark / MHz zu erreichen, was in vollem Einklang mit den Hardware-Anforderungen steht und gemäß den internen Leistungsbenchmark- und Codedichte-Testergebnissen erreicht wurde. Dasselbe Niveau wie der beste Prozessor seiner Klasse Es ist auch wichtig, dass die Arbeitslast, die für die Migration eines kompletten Systems auf RISC-V erforderlich ist, unserer Erfahrung nach sehr gering ist.
Am Beispiel der komplexeren Wi-Fi-Plattform dauert der Austausch des kommerziellen Prozessors mit einem eingebetteten RISC-V-Prozessor nur eine Woche, um die Integration abzuschließen, zu simulieren und eine neue FPGA-Binärdatei zu erstellen Die RivieraWaves Wi-Fi-Anzeigeplattform Darüber hinaus kann bestehende Protokollsoftware, die seit vielen Jahren auf verschiedenen kommerziellen Prozessoren entwickelt und eingesetzt wird, in zwei Wochen auf die RISC-V-Plattform portiert werden, einschließlich Portierung, Test und System-Level-Verifikation Dies ist nicht überraschend, dank der vertrauten GNU GCC / GDB und LLVM Compiler / Debugger-Umgebung.
Insgesamt war dieses Projekt ein großer Erfolg, denn RISC-V hat sein Versprechen wirklich erfüllt.