Au cours de la dernière décennie, open source (open source) le logiciel est devenu le meilleur secteur de la technologie de catalyseur. Aujourd'hui, la puissance de développement open source a apporté la liberté, la communauté est également produite dans le monde à être basé sur le matériel. Pour ces raisons, RISC-V a gagné une grande popularité. Cet article décrit l'architecture jeu d'instructions RISC-V (ISA), et comment ère processeur choses (IdO) réécrire les règles du jeu en matière écologique.
Qu'est-ce que RISC-V?
RISC-V est une architecture d'ensemble d'instructions ouverte développée à l'origine par le Département d'Informatique de l'Université de Californie à Berkeley, basée principalement sur le principe de calcul d'ensemble d'instructions réduit (RISC). , Tout comme ARM, MIPS et d'autres architectures de processeurs commerciaux courants.
Le RISC-V a commencé à être moulé en 2010 et est maintenant devenu un énorme programme de collaboration mondial couvrant plusieurs universités et industries.La Fondation RISC-V à but non lucratif a fourni la cohérence. Il guide non seulement la spécification ISA sous-jacente, mais joue également le rôle d'un moteur de marketing pour promouvoir l'approche RISC-V.
Ce qu'il faut clarifier, c'est l'architecture du jeu d'instructions RISC-V. Comme son nom l'indique, il s'agit d'une spécification d'architecture de jeu d'instructions et non d'une conception de processeur spécifique. Différentes conceptions de processeurs, mais essentiellement toutes utilisant le même langage Un rapide coup d'oeil sur le site de la Fondation RISC-V, vous pouvez voir que beaucoup d'implémentations de processeurs sont montrées ci-dessus, de la source open complète de Rocket, Orca et PULPino Conception de processeurs, pour les entreprises qui produisent des cœurs de processeurs commerciaux tels que SiFive, Codasip, Andes et Cortus.
Ces processeurs contemporains ont un large éventail d'implémentations: des simples processeurs IoT aux processeurs d'application fonctionnant sous Linux, tous reposent sur un ensemble commun d'instructions, reflétant les avantages clés de RISC-V par rapport aux ISA commerciales fermées. Différenciation et liberté de choix, et possibilité de remplacer les fournisseurs de processeurs sans souffrir de la ré-architecture des produits.
Gratuit, donc il doit y avoir un risque?
À ce stade, il est prudent d'examiner la situation réelle et d'examiner les facteurs qui influent sur le choix du transformateur dans la conception de nouveaux produits.Comme la plupart des décisions de conception, elle implique de nombreux facteurs techniques et commerciaux, certains sont basés sur des indicateurs rigoureux. Aspects quantitatifs
Les indicateurs techniques vont de soi: le processeur a-t-il une puissance suffisante? Est-il compatible avec les niveaux de puissance, répond-il au niveau de sécurité requis, existe-t-il un environnement de développement / de débogage convivial et familier? • Un utilisateur peut hériter des bibliothèques de codes héritées, etc. Les normes commerciales doivent tenir compte des coûts, tels que la superficie (nombre de portes et taille de la mémoire), les redevances et les coûts d'autorisation globaux. Lockdown, garantie et compensation, obligations de reporting, droits légaux d'effectuer des modifications, etc.
Compte tenu de tous ces facteurs, la plupart des concepteurs ont tendance à adopter une option «sûre», généralement à l'aide d'un processeur commercial exclusif, et souvent liés à une série déjà utilisée. Les vendeurs IP de processeurs commerciaux de plus en plus restreints mais puissants ne sont pas à l'aise: ils veulent plus de liberté commerciale et rompre le lock-out des jeux d'instructions fermés, ce qui n'est pas seulement significatif. Tournant
Cette demande rend RISC-V prête à fonctionner.L'architecture de jeu d'instructions RISC-V open source offre aux sociétés de puces un choix réaliste pour aller au-delà des options commerciales courantes et éviter les risques trop stratégiques comme Linux, FreeRTOS et bien d'autres. Le système d'exploitation en temps réel à code source (RTOS) est aujourd'hui l'alternative irréfutable aux systèmes d'exploitation commerciaux (OS), en particulier pour les petits processeurs embarqués utilisés sur les appareils IoT grand public. Les entreprises de premier rang, notamment Western Digital (WD) et Nvidia, ont annoncé publiquement l'intention de leur propre entreprise et ont même commencé à produire à grande échelle, et de nombreuses entreprises évaluent RISC. -V, certains d'entre eux commencent même secrètement un design avancé.
Par exemple, la conception de produits Wi-Fi et Bluetooth IP de CEVA RivieraWaves Attirés par le potentiel de RISC-V, ces technologies de communication nécessitent un petit processeur pour réaliser l'empilement de protocoles, l'objectif étant de créer une plateforme de référence pré-intégrée. Processeurs: Comme l'architecture de l'IP est conçue pour fonctionner à très faible puissance, même la configuration du réseau sans fil évolué (Wi-Fi), la demande de puissance du processeur est également très faible.
En bref, nous avons besoin d'un petit nombre de portes logiques, d'un rendement énergétique élevé, d'un processeur mature et d'un environnement de développement logiciel familier de qualité commerciale qui peut aboutir à un code compact qui économise la surface des puces. Exécution à pleine vitesse) sur FPGA et ASIC / ASSP, mais doit également avoir un cadre réglementaire compatible avec nos services IP autorisés.
Par exemple, CEVA a choisi le cœur de processeur RISC-V avec des portes 20K, qui peut atteindre une bonne performance de 2,44 Coremark / MHz, et est en parfaite adéquation avec les exigences matérielles. Le même niveau que le meilleur processeur de sa catégorie Il est également important que, d'après notre expérience, la charge de travail requise pour migrer un système complet vers RISC-V soit très faible.
En prenant comme exemple la plate-forme Wi-Fi plus complexe, remplacer le processeur commercial par un processeur RISC-V intégré ne prend qu'une semaine pour compléter l'intégration, simuler et créer un nouveau fichier binaire FPGA, complet La plate-forme d'affichage Wi-Fi RivieraWaves En outre, le logiciel de protocole existant, développé et déployé depuis plusieurs années sur plusieurs processeurs commerciaux, peut être porté sur la plateforme RISC-V en deux semaines, y compris le portage, le test et Vérification au niveau du système Ceci n'est pas surprenant, grâce à l'environnement familier GNU GCC / GDB et LLVM du compilateur / débogueur.
En général, ce projet a été un succès majeur, RISC-V a vraiment tenu sa promesse.