على مدى السنوات العشر الماضية ، أصبحت البرمجيات مفتوحة المصدر أفضل عامل محفز في مجال التكنولوجيا ، واليوم ، فإن قوة المصدر المفتوح قد أحدثت تنمية حرة ، كما اكتسب المجتمع الناتج موطئ قدم في عالم الأجهزة ، ولهذه الأسباب ، لقد اكتسبت RISC-V الكثير من الشعبية ، حيث تطرح هذه المقالة معمارية مجموعة تعليمات RISC-V (ISA) وكيفية إعادة كتابة قواعد بيئة المعالج في عصر إنترنت الأشياء (IoT).
ما هو RISC-V؟
RISC-V عبارة عن بنية مجموعة تعليمات مفتوحة تم تطويرها أصلاً من قبل قسم علوم الكمبيوتر في جامعة كاليفورنيا ، بيركلي ، تعتمد بشكل أساسي على مبدأ الحوسبة المختارة (RISC). ، تماما مثل ARM ، MIPS وغيرها من البنى المعالجات التجارية الشائعة.
بدأت RISC-V في التشكيل في عام 2010 ، ونمت الآن لتصبح برنامج تعاون عالمي ضخم يضم العديد من الجامعات والصناعات ، وقد وفرت مؤسسة RISC-V غير الربحية الاتساق. فهو لا يوجه مواصفات ISA الأساسية فحسب ، بل إنه يلعب دور محرك التسويق لتعزيز نهج RISC-V.
أن تكون واضحة RISC-V مجموعة التعليمات الهندسة المعمارية، وكما يوحي اسمها هو مجموعة التعليمات مواصفات العمارة، بدلا من تصميم معالج بنية محددة مجموعة تعليمات من بداية مفتوحة المصدر، والكثير من فرق الأكاديمية والصناعية لخلق مجموعة متنوعة من تصميم المعالجات المختلفة، ولكن أساسا عن استخدام نفس اللغة. جولة سريعة من الموقع RISC V المؤسسة، تستطيع أن ترى في أعلى يظهر الكثير من تنفيذ المعالج، والصواريخ، وأرك PULPino مثل مفتوحة المصدر الكامل تصميم المعالج ، إلى الشركات التي تنتج نوى المعالج التجاري مثل SiFive ، Codasip ، Andes و Cortus.
هذه المعالجات المعاصرة لها مجموعة واسعة من التطبيقات.من خلال معالجات إنترنت الأشياء البسيطة إلى معالجات التطبيقات التي تعمل بنظام لينكس ، جميعها تعتمد على مجموعة مشتركة من التعليمات ، مما يعكس المزايا الرئيسية لـ RISC-V على المعطيات التجارية الدولية المغلقة المغلقة. التمايز وحرية الاختيار ، والقدرة على استبدال بائعي المعالجات دون معاناة ألم إعادة هندسة المنتج.
مجانا ، لذلك يجب أن يكون هناك خطر؟
في هذه المرحلة، فإنه من الحكمة لدراسة الوضع الفعلي، والعوامل المعالج اختيار لرؤية تأثير تصميم المنتجات الجديدة. كما هو الحال مع معظم قرارات التصميم، لأنها تنطوي على الكثير من العوامل الفنية والتجارية، وبعضها مبنية على هدف ثابت، في حين تستند الآخرين على الصعب الجوانب الكمية.
المؤشرات الفنية هي بديهية: معالج بما في ذلك ما إذا كانت لديهم قدرة حصانية كافية لدعم المنتج تطويره لاحقا مباريات الحزمة السلطة يفي مستويات السلامة المطلوبة لها لم تكن ودية ومألوفة بيئة تطوير البرمجيات / التصحيح ؟؟؟؟ من قبل؟ يمكن للمستخدمين يرث المكتبات الرمز، وهلم جرا. يجب المعايير التجارية النظر في التكلفة، على سبيل المثال، في المنطقة (بما في ذلك عدد البوابة وحجم الذاكرة)، والعوائد ورسوم الترخيص طوال الوقت. يجب أن تنظر أيضا في العوامل المناطق التجارية الأخرى، بما في ذلك المورد تأمين ، ضمان وتعويض ، التزامات إعداد تقارير الأعمال ، حقوق قانونية لإجراء تغييرات ، إلخ.
وبالنظر إلى كل هذه العوامل ، يميل معظم المصممين إلى تبني خيار "آمن" ، وعادة ما يستخدمون معالجًا تجاريًا مملوكًا ، وغالباً ما يرتبطون بسلسلة مستخدمة سابقًا ، ولكن من منظور استراتيجي ، فإن العديد من الشركات بائعو IP من معالجات تجارية تجارية متزايدة القوة ولكنهم لا يشعرون بالقلق ، فالناس يتوقون إلى الحصول على مزيد من الحرية التجارية وكسر إغلاق مجموعات التعليمات المغلقة ، وهذا ليس مفيدًا من حيث التراخيص وحقوق الملكية الفكرية فحسب ، بل يفضي أيضًا إلى اختلافات. من.
هذا الطلب يجعل RISC-V أبحرت.تعليمات المصدر المفتوح RISC-V العمارة تزود شركات الرقاقات بخيار واقعي لتجاوز خيارات العمل المشتركة وتجنب المخاطر الإستراتيجية المفرطة مثل Linux و FreeRTOS وغيرها الكثير. نظام التشغيل في الوقت الحقيقي المشفر المصدر (RTOS) هو بديل لا يمكن دحضه اليوم لنظم التشغيل التجارية (OS) ، وينطبق هذا بشكل خاص على المعالجات المدمجة الصغيرة المستخدمة في أجهزة إنترنت الأشياء (IoT). أعلنت شركات المستوى 1 ، بما في ذلك ويسترن ديجيتال (WD) و Nvidia ، عن نوايا شركتها الخاصة ، وبدأت حتى في الإنتاج على نطاق واسع ، بالإضافة إلى قيام العديد من الشركات الأخرى بتقييم RISC. -V ، وبعضهم حتى يبدأ تصميمه سرا.
على سبيل المثال سيفا RivieraWaves من تصميم المنتجات واي فاي وبلوتوث IP. RISC-V في جذب المحتمل لهذه تكنولوجيات الاتصال تتطلب معالج صغير لأداء مكدس البروتوكول، والهدف هو خلق منصة إشارة المدمجة مسبقا، يتيح للعملاء حرية الاختيار المعالج. منذ العمارة IP المصممة لتلبية عملية فائقة منخفضة الطاقة، وحتى بالنسبة لشبكة لاسلكية (واي فاي) التكوين المتقدم لطلب المعالج حصانا هي أيضا خفيفة جدا.
باختصار ، نحتاج إلى عدد صغير من البوابات المنطقية ، وكفاءة الطاقة العالية ، والمعالج الناضج ، وبيئة تطوير البرمجيات التجارية المألوفة التي يمكن أن تؤدي إلى كود مدمج يحفظ مساحة الرقاقة ، ويجب أن يكون تصميم المعالج سهل النشر ( التنفيذ الكامل للسرعة على FPGAs و ASICs / ASSP ، ولكن يجب أن يكون لديك أيضًا إطار تنظيمي متوافق مع خدمات IP المصرح بها.
على سبيل المثال، سيفا RISC-V اختيار عدد من نوى المعالج 20K بوابات، من أجل تحقيق 2.44 Coremark / ميغاهيرتز هذه النتائج الجيدة، ومتطلبات متسقة والجهاز بشكل كامل. خصائص رمز مرجع واختبار كثافة النتائج داخل العرض، تم التوصل إلى ذلك والأفضل في مستوى كبير من الدرجة المعالج. نفس القدر من الأهمية هو تجربتنا تبين أن نظام كامل استدار إلى RISC-V القليل جدا من الجهد المطلوب.
مع أخذ منصة Wi-Fi الأكثر تعقيدًا كمثال ، فإن استبدال المعالج التجاري باستخدام معالج RISC-V المضمن يستغرق أسبوعًا واحدًا فقط لإكمال التكامل ومحاكاة وإنشاء ملف ثنائي FPGA جديد ، مكتمل وبالإضافة إلى ذلك ، يمكن نقل بروتوكولات البرامج القائمة التي تم تطويرها ونشرها لسنوات عديدة على العديد من المعالجات التجارية المختلفة إلى منصة RISC-V في غضون أسبوعين ، بما في ذلك النقل والإختبار هذا التحقق ليس بمستغرب ، وذلك بفضل بيئة GNU GCC / GDB و LLVM المألوفة / المصحح.
بشكل عام ، حقق هذا المشروع نجاحًا كبيرًا ، وقد حققت RISC-V بالفعل وعودها.