1.June: la producción masiva de 7nm de TSMC, Zhang Zhongmou se retira;
Establecer micro noticias de la red, "The Economist", el autor dijo que TSMC matará Intel, más fuerte Fab, y el análisis del mundo de la gran llave a ganar que enormes cantidades de inversión en I + D y las ventajas del modelo de fundición.
Chang retirarse, futuro TSMC CEO paralelo sistema de toma doble dirección, pasar la antorcha a tono Liu, Wei Che-ho casa de dos. "The Economist", informó que Chang para retirarse en junio de mes, TSMC enviará el proceso de fabricación de semiconductores más avanzada, agarró el mundo más El trono de chips fuertes, Intel se convirtió en el segundo hijo.
Informó que Intel sigue la 'Ley de Moore', la última a la vanguardia en la tecnología de procesos, la tecnología de producción de chips actuales a 10 nm, TSMC por delante a 7 nm, ventajas técnicas se reflejó también en el precio de la acción, la capitalización de mercado por primera vez en 2017 TSMC allá de Intel.
TSMC se puede extraer la capacidad de Intel, ha sido el foco de atención del mercado, el análisis de las grandes razones, en primer lugar, TSMC ha invertido cerca de $ 3 mil millones en I + D de financiación, muy por encima de la industria y la otra es la ventaja de los patrones de fundición, fortalezas chips de ordenador Intel, Samsung es bueno en los chips de teléfonos inteligentes, TSMC es la muerte de dos pases, e incluso come una porción del 90% del chip supermotado.
Los informes mencionan que TSMC Apple y otros grandes clientes bendición, contribución de ingresos estables, y continuaron las inversiones en investigación y desarrollo, mejorar la tecnología de proceso, llevado a un círculo virtuoso de las operaciones de cultivo, los competidores muy Post.
2. Se espera que el auge de semiconductores Q1 caiga hasta el final de esta temporada para volver a la temperatura;
Con la recuperación gradual de la demanda de mercado de la telefonía móvil, se espera que la industria de los semiconductores a estar fuera de la final del primer trimestre, segundo trimestre, se calienta gradualmente la economía. Fábrica IC del Consumidor en la tradicional temporada pico debido al momento, se espera que el rendimiento de saltar, será el mayor crecimiento Grupo étnico
El primer trimestre es la industria de los semiconductores fuera de la temporada tradicional, el primer trimestre de la debilidad de la demanda en el mercado de la telefonía móvil, incluyendo la oblea de fundición TSMC, MediaTek y otros fabricantes de semiconductores en el desempeño del primer trimestre de presión a la baja de múltiples caras.
Entre ellos, TSMC ingresos del primer trimestre de aproximadamente 8,4 mil millones a $ 8.5 mil millones, el barrio de alrededor del 8%; MediaTek ingresos del primer trimestre de NT $ 48.3 a 53.2 mil millones de yuanes, un cuarto por 12-20%.
Con el mijo OPPO y otras máquinas de nuevos fabricantes de teléfonos continental marca de móviles chinos han introducido, optimista acerca de la industria, la demanda del mercado de telefonía móvil se recuperará poco a poco, se espera que MediaTek Steve P60 fuerza para, envíos calientes de chips Wi-Fi y de administración de energía crecerá al mismo tiempo, impulsará la primera Los resultados del segundo trimestre se recuperarán y aumentarán en un 15% en el trimestre.
Además de la demanda del mercado de telefonía móvil de nuevo a la temperatura, Continental lanzará un chip de Ethernet bits monedas minería de aplicación específica (ASIC), la industria optimista, TSMC inyectará el rendimiento, se espera operativo segundo trimestre de recuperarse de forma sincronizada.
Mercado de consumo IC diferencias estacionales son significativos, el primer trimestre es la tradicional temporada baja, por lo general uno fabricantes año que operan en el valle, el segundo trimestre es la temporada alta tradicional, los fabricantes que operan en su mayoría crecido a pasos agigantados, para el desempeño anual de pico.
Esta planta IC del consumidor años en la segunda tendencia operativo trimestre continuará alto crecimiento, trimestre a trimestre los ingresos se espera que el nivel más del 2 por ciento, los resultados de algunas compañías del segundo trimestre no descartan la cuarta oportunidad en un 5 por ciento, será la segunda planta de semiconductores El grupo de mayor crecimiento en el trimestre.
3. Atacar el mercado global NAND Flash, Micron anunció la construcción de una tercera planta en Singapur;
En la memoria flash NAND flash de oferta del mercado todavía están vacíos, lo que lleva a precios más bajos para mantener la gama alta, incluidos los fabricantes internacionales de Samsung, Hynix, fabricantes de memoria de almacenamiento de Toshiba y China Yangtze han anunciado la expansión para aumentar la capacidad en la ocasión, 7 fabricante de memorias estadounidense Micron (Micron) ha anunciado la expansión de complementar brecha de la demanda del mercado.
Micron señalado que, tras la actualidad con Fab 10N, Fab 10X dos NAND flash planta de memoria flash en Singapur, se construirá en el bloque 3 NAND planta de memoria flash flash en la región. La nueva planta tiene una superficie de unos 165.000 metros cuadrados, planos Terminado alrededor de mediados de 2019, la producción comenzó en el cuarto trimestre de 2019.
Sin embargo, Micron no ha anunciado nueva planta en operación específica de tipo Flash NAND de memoria flash y capacidad. Sin embargo, de acuerdo con estimaciones del exterior, y su producción de productos de memoria flash de tipo NAND Flash, deben ser las 64 capas existentes de memoria flash apilada Productos de generación.
Además, Micron anunció que, además de la construcción del bloque 3 Flash NAND planta de memoria flash en Singapur exterior, Micron también dijo que ampliar el tamaño de la corriente de I + D en Singapur, lo que hará que el número total de empleados locales, se espera que aumente de los actuales 7.500 1 Más de 10,000 personas
Además de Micron fuera de la memoria flash NAND flash de desarrollo en la memoria DRAM, vale la pena mencionar que, hace mucho tiempo, los problemas eléctricos de la planta de Micron Taichung también surgen debido a que el suministro de nitrógeno, el caso de fallo de suministro de nitrógeno se produce, la parte afectada del producto En este sentido, el CEO de Micron, Sanjay Mehrotra, también ha confirmado el asunto en la reunión previa de la ley.
Sanjay Mehrotra dijo que los eventos de interrupción de suministro de nitrógeno en esta temporada, probablemente dará lugar a la producción de DRAM de Micron en un 2% a un 3%, mientras que Micron ha sido enviada a los Estados Unidos en relación con el mantenimiento del equipo defectuoso, que recientemente fue devuelto a la fábrica, y en abril Comenzó a regresar a producción. Technews
4. Se filtraron las especificaciones técnicas de PS5, adoptando Navi GPU de 7 nanómetros de proceso;
De acuerdo con medios de comunicación extranjeros fuentes señaladas por los desarrolladores del juego Kit de desarrollo de revelado, PlayStation 5 consola de juego utilizará 8 núcleos de CPU y la GPU arquitectura Zen aún no ha anunciado los detalles de la arquitectura Navi.
Se estima que el nuevo rendimiento de la arquitectura GPU Navi alcanzará 50TFLOP 30TFLOP media de precisión y de precisión simple, apoyar 16 Zhi Nexgen 128 GB de memoria. AMD dijo que a pesar del líder en I tarjeta gráfica + D ingeniero Raja Koduri importante para salir, pero todavía productos de infraestructura Navi sin problemas y se espera que sea capaz de liberar la aplicación real del producto en 2019, utilizará TSMC 7 nanómetros proceso, será la última generación está representada GCN.
Zen y el reloj de la CPU de ocho núcleos cuando PS5 es 3.4 ~ 4.1GHz, el rendimiento global de las actuales Xbox One X. fuertes 6TFLOP y 2,3 GHz de procesador y las recientes afirmaciones de que los medios de comunicación SemiAccurate captan información privilegiada señaló, PS5 será probablemente a principios de 2018 o puestos en libertad a finales de 2019, pero los analistas de la industria dicen que Michael Pacher no es probable, dado a conocer este año, la probabilidad es casi cero, y la probabilidad de liberación de 2019 es sólo el 25% en 2020 es una suposición razonable.
Michael Pacher señaló, Sony PS4 boom de ventas antes de la desaceleración es poco probable que suelte PS5, e incluso aplazado hasta el comienzo de 2021 no es inesperado, pero en el futuro, Sony va a eliminar el PS4 a cabo otros modelos, el restante Pro, y la voluntad PS4 extender la vida del juego, y una vez más reducir los precios, subrayó, Sony cree que los consumidores no pagarán por alto rendimiento, alto estándar de Xbox altas prestaciones de un X ventas no es color de rosa, por lo que el precio futuro PS5 se estima en menos de $ 500 .
A pesar de la pasada Michael Pacher predicho no es del todo correcto, pero también cree que el mercado actual es de hecho el final de 2018 sobre la liberación de PS5 demasiado pronto para temer una amenaza para la PS4 ingresos corrientes es ahora también la noticia de que, PS5 se centrará en la optimización de la experiencia de RV, y aunque de hecho, la ciudad es todavía un poco de tiempo, pero Sony es de hecho posible completar prototipo PS5 este año y publicado detalles técnicos. TechNews
5. Los expertos comparten: ¿Cuáles son los desafíos para lograr 3nm?
Chip de prueba de 3nm
Octubre anunció 2.015 cadencia y imec hoy primeros chips de éxito de 5 nm del mundo con cinta adhesiva a cabo, a finales de febrero de este año, la cadencia y imec anunció de nuevo que la próxima generación del éxito prueba de 3 nm de chips tapeout. La adopción de cadencia Género ™ soluciones de diseño integradas y Innovus ™ el diseño e implementación del sistema, el chip de prueba estándar de la industria de diseño de CPU de 64 bits, a la medida biblioteca de células estándar de 3 nm. viruta metálica mínima de paso de arrollamiento solamente 21nm. 21nm este número puede no ser intuitivo, si la exposición a la única norma 193nm litografía tecnología de 80nm distancia de cableado no debe exceder este requisito, entonces, qué tan avanzado está el diseño es un chip de prueba de 5 nm vistazo. con una anterior similares, chips de 3 nm utilizando EUV y 193i en el estudio del destino PPA múltiples exposiciones doble hipótesis . para lograr el elemento de interconexión, y la resistencia variable (en particular, el contacto / vía) es el mayor desafío para más detalles, por favor refiérase a hace unos meses publiqué un artículo titulado cursos cortos IEDM :. 5 nm después de Bowen un propósito de la prueba es para medir y mejorar chip de tecnología de chip 3 nm variable. para EUV requiere doble exposición, porque la EUV 'luz' es la longitud de onda de 13.5nm ; La EUV también se puede utilizar para probar un nuevo camino, cobalto y rutenio, y otros materiales nuevos.
Optimización colaborativa de tecnologías de diseño
Durante las últimas décadas, la tecnología de proceso de expansión y reglas de diseño para la rica biblioteca de contenido es el factor determinante de la Ley de Moore, pero ahora, solamente confiando en el proceso de expansión ha estado lejos de las bibliotecas estándar de células suficiente volumen debe ser reducido significativamente el cableado. el número de canales debe ser reducida. para lograr este objetivo, tenemos que añadir más, sin una extensión directa de las características del proceso, tales como el contacto con la puerta activa. en particular, podemos aumentar los súper vías para optimizar la MEOL súper a través del agujero se refiere a un agujero a través de que abarca más de una capa, el área mínima ocupado, y la estructura de metal sin que se en la capa intermedia.
La mayor ventaja del contacto activo en la puerta (COAG) es que no hay necesidad de colocar un contacto de puerta separado fuera de la puerta. Intel anunció en el IEDM en diciembre que su proceso de 10nm (equivalente a lo que afirma el fab El proceso de 7nm usa contactos de puerta activos. Espero que los procesos de 5nm y 3nm utilicen completamente los contactos activos de puerta, y algunos procesos de segunda generación de 7nm pueden usar esta tecnología.
Además de la interacción entre el proceso y el diseño de la unidad, el diseño y el enrutamiento también son importantes. Por ejemplo, bajo ciertas condiciones, aunque los canales de cableado gratuitos aumentarán el área de la celda, el uso de canales de cableado gratuitos entre las celdas puede reducir el área de cableado. La mejora de la eficiencia del cableado puede compensar completamente el aumento en el área de la celda causado por los canales de cableado inactivos.