1.June: produção em massa de 7nm da TSMC, Zhang Zhongmou se aposenta;
Definir rede de notícias micro, "The Economist", o autor disse que a TSMC vai matar Intel, mais forte fab, e análise do mundo de grande chave para a vitória que enormes quantidades de investimento em I & D e as vantagens do modelo de fundição.
Chang se aposentar, futuro CEO TSMC paralelo duplo sistema assumir a liderança, passar a tocha ao tom Liu, Wei Che-ho casa dois. "The Economist" informou que Chang se aposentar em junho mês, TSMC será lançado o mais avançado processo de fabricação de semicondutores, pegou o mundo mais O trono de chips fortes, a Intel se tornou o segundo filho.
Informou que a Intel seguir a 'Lei de Moore', o último liderando o caminho na tecnologia de processo, tecnologia de produção de chips atual para 10 nm, TSMC frente para 7nm, vantagens técnicas também são refletidas no preço das acções, a capitalização de mercado pela primeira vez em 2017 TSMC além Intel.
TSMC pode ser espremido para fora como Intel, tem sido o foco de atenção do mercado, a análise de grandes razões, primeiro, TSMC investiu quase US $ 3 bilhões em P & D financiamento, ultrapassando a indústria, a outra é a vantagem de padrões de fundição, pontos fortes da Intel chips de computador, Samsung especializada em chips de telefone inteligente, TSMC é tanto passe para matar, mesmo comendo super-ram máquina de mineração chip de 9 por cento de participação.
Relatórios mencionou que TSMC Apple e outros grandes clientes bênção, contribuição de receita estável e investimento contínuo em pesquisa e desenvolvimento, melhorar a tecnologia de processo, levou um círculo virtuoso de operações crescentes, os competidores extrema esquerda post.
2. O boom de semicondutores Q1 cai para o final deste trimestre é esperado para retornar à temperatura;
Com a recuperação gradual da demanda do mercado de telefonia móvel, é esperado a indústria de semicondutores para estar fora da final do primeiro trimestre, segundo trimestre, a economia será aquecida gradualmente. IC Consumidor fábrica para a temporada de pico tradicional por causa do tempo, é esperado desempenho para saltar, será o maior crescimento Grupo étnico.
O primeiro trimestre é a indústria de semicondutores off-season tradicional, o primeiro trimestre da fraqueza na demanda no mercado de telefonia móvel, incluindo wafer de fundição TSMC, MediaTek e outras fabricantes de semicondutores no desempenho do primeiro trimestre de pressão descendente multifacetada.
Entre eles, TSMC receita do primeiro trimestre de cerca de 8,4 bilhões a US $ 8,5 bilhões, no trimestre em cerca de 8%; MediaTek primeira receita trimestre de NT $ 48,3 a 53,2 bilhões de yuans, um quarto por 12-20%.
Com milheto OPPO e outras novas máquinas fabricantes de telefones continental marca de móveis chineses introduziram, otimista sobre a indústria, a demanda do mercado de telefonia móvel irá gradualmente se recuperar, MediaTek Steve força P60 é esperado para, Wi-Fi e de gerenciamento de energia embarques de chips quentes vai crescer ao mesmo tempo, irá conduzir a primeira Os resultados do segundo trimestre vão se recuperar e aumentarão 15% no trimestre.
Além da demanda do mercado de telefonia móvel volta à temperatura, Continental vai lançar um chip de Ethernet bit mineração moedas de aplicação específica (ASIC), a indústria otimista, TSMC vai injetar desempenho, segundo operacional trimestre deverá se recuperar em sincronia.
Mercado consumidor IC diferenças sazonais são significativos, o primeiro trimestre é o tradicional período de entressafra, geralmente um fabricantes ano que operam no vale, o segundo trimestre é a época de pico tradicional, os fabricantes operar principalmente cresceu aos trancos e barrancos, para o desempenho anual de pico.
Esta planta IC consumidor ano na segunda tendência operacional trimestre continuará alto crescimento, trimestre em receita trimestre é esperado para o nível mais de 2 por cento, resultados algumas empresas do segundo trimestre não descartam o trimestre chance de 5 por cento, será a segunda fábrica de semicondutores O maior grupo em crescimento no trimestre.
3. Atacar o mercado global de NAND Flash, Micron anunciou a construção de uma terceira fábrica em Cingapura;
Na memória flash abastecimento do mercado NAND Flash ainda existem lacunas, levando a preços mais baixos para manter high-end, incluindo fabricantes internacionais Samsung, Hynix, Toshiba e China Yangtze fabricantes de memória de armazenamento anunciaram expansão para aumentar a capacidade na ocasião, 7 fabricante de memória americana Micron (Micron) anunciou a expansão para complementar hiato de demanda de mercado.
Micron apontou que, seguindo atualmente tem Fab 10N, Fab 10X dois NAND Flash planta de memória flash em Singapura, será construído no bloco 3 NAND Flash planta de memória flash na região. A nova fábrica ocupa uma área de cerca de 165.000 metros quadrados, planos Concluída em meados de 2019, a produção começou no quarto trimestre de 2019.
No entanto, Micron não anunciou nova fábrica específica em operação NAND Flash tipo de memória flash e capacidade. No entanto, de acordo com estimativas de fora, e sua produção de tipo produtos de memória flash NAND flash, devem ser os 64 camadas existentes de memória flash empilhada Produtos de geração.
Além disso, Micron anunciou que, além da construção do Bloco 3 NAND Flash planta de memória flash em Cingapura exterior, Micron também disse que iria expandir o tamanho da corrente R & D em Cingapura, o que fará com que o número total de empregados locais, deverá aumentar dos atuais 7.500 1 Mais de 10.000 pessoas.
Além Micron fora do desenvolvimento Flash NAND de memória flash em DRAM, vale a pena mencionar que, há muito tempo, de plantas Micron Taichung problemas elétricos também surgem porque o fornecimento de azoto, no caso de falha no fornecimento de nitrogênio ocorre, a parte afetada do produto A este respeito, o CEO da Micron, Sanjay Mehrotra, também confirmou o assunto na reunião de lei anterior.
Sanjay Mehrotra disse eventos de interrupção de fornecimento de nitrogênio nesta temporada provavelmente levará a saída Micron DRAM de 2% a 3%, enquanto Micron foi enviada para os Estados Unidos relacionadas com a manutenção do equipamento defeituoso, que foi recentemente devolvido à fábrica, e em abril Começou a retornar à produção.
4. Especificações técnicas PS5 vazaram, adotando GPU Navi de 7 nanômetros;
De acordo com a imprensa estrangeira fontes apontadas pelos desenvolvedores de jogos Development Kit reveladas, PlayStation 5 consola de jogos irá utilizar 8-core CPU arquitetura Zen e GPU ainda não anunciou detalhes de arquitetura Navi.
Estima-se que o novo desempenho arquitetura de GPU Navi vai chegar 50TFLOP 30TFLOP meia-precisão e de precisão simples, apoiar 16 Zhi Nexgen 128 GB de memória. AMD disse que, apesar da placa gráfica levando R & D engenheiro Raja Koduri importante para sair, mas ainda produtos de infraestrutura Navi sem problemas e espera-se para ser capaz de liberar a aplicação do produto real em 2019, usará TSMC 7 nanômetros processo, será a última geração GCN exibido.
Zen e o relógio da CPU de oito núcleos quando PS5 é 3.4 ~ 4.1GHz, o desempenho geral do que o atual Xbox One X. fortes 6TFLOP e 2,3 GHz e os media recentes alegações de que SemiAccurate captar informações privilegiadas apontou, PS5 será provavelmente mais cedo em 2018 ou liberado até o final de 2019, mas Michael Pacher analistas da indústria dizem que não é provável, lançado este ano, a probabilidade é quase zero, e a probabilidade de lançamento de 2019 é de apenas 25% em 2020, é uma suposição razoável.
Michael Pacher apontou, Sony PS4 boom de vendas antes da desaceleração não deve liberar PS5, e até mesmo adiado para o início de 2021 não é inesperado, mas, no futuro, a Sony irá eliminar gradualmente a PS4 a outros modelos, os restantes Pro, e vontade PS4 prolongar a vida útil do jogo, e mais uma vez reduzir os preços, sublinhou, a Sony acredita que os consumidores não vão pagar para alto desempenho, maior Xbox padrão de desempenho One X de vendas não é rosado, por isso o preço PS5 futuro é estimado em menos de US $ 500 .
Apesar da previu Michael Pacher passado não é inteiramente correto, mas também acredita que o mercado atual é realmente o final de 2018 sobre a libertação de PS5 muito cedo para temer uma ameaça para o PS4 receita corrente é agora também a notícia de que, PS5 vai se concentrar em otimizar a experiência VR, e embora Na verdade, ainda há algum tempo na cidade, mas a Sony pode realmente completar o protótipo do PS5 este ano e publicar detalhes técnicos.
5. Especialistas compartilham: Quais são os desafios de alcançar 3nm?
Chip de teste de 3nm
Outubro anunciou 2015 Cadence e imec hoje primeiros chips de sucesso 5NM do mundo gravado fora, no final de fevereiro deste ano, Cadence e imec anunciou novamente que a próxima geração do sucesso teste 3Nm chip de tapeout. A adopção de Cadence Genus ™ soluções de design integrados e Innovus ™ projeto do sistema e implementação, o chip de teste padrão da indústria de design de CPU de 64 bits, personalizado construído biblioteca de células padrão 3Nm. chip de mínimos de metal enrolamento campo única 21nm. 21nm este número pode não ser intuitivo, se a exposição ao padrão único 193nm litografia tecnologia 80nm distância da fiação não deve exceder esse requisito, então, como avançou o projeto é um chip de teste 5 nm vislumbre. com uma anterior semelhantes, chips 3Nm usando EUV e 193i no estudo do alvo PPA exposições múltiplas hipóteses dupla . para alcançar o elemento de interconexão, e resistor variável (em particular o contato / via) é o maior desafio para mais detalhes, consulte a alguns meses atrás, publiquei um artigo intitulado cursos IEDM curtas :. 5 nm após Bowen um objectivo do ensaio é medir e melhorar chip de tecnologia de chip 3nm variável. para EUV requer exposição dupla, porque o EUV 'luz' é o comprimento de onda de 13.5nm O EUV também pode ser usado para testar novos caminhos, assim como novos materiais como cobalto e antimônio.
Otimização colaborativa de tecnologias de design
Ao longo das últimas décadas, a tecnologia de processo de expansão e regras de projeto para a rica biblioteca de conteúdo é o fator de condução da Lei de Moore, mas agora, confiando apenas no processo de expansão está longe de bibliotecas de células padrão de volume suficiente deve ser reduzida significativamente fiação. O número de canais também deve ser reduzido.Para atingir esse objetivo, precisamos adicionar recursos de processo adicionais que não exigem expansão direta, como o contato de gate ativo.Porém, podemos aumentar as super vias no MEOL para obter a otimização. Super vias são através de furos que abrangem mais de uma camada, ocupam uma área mínima e não exigem estruturas metálicas na camada intermediária.
A maior vantagem do contato (COAG) no portão activa não é necessário proporcionar um contacto portão separado além do portão. Anunciado em Intel IEDM realizada em dezembro, seu processo de 10nm (equivalente ao mercado alegou fab processo 7nm) usando os contactos da porta activa. espero, processo 5nm e 3nm será totalmente em contacto com a utilização activa do portão, parte do processo de segunda geração 7nm também pode utilizar esta tecnologia.
Além de interagir com o processo de criação de células, a disposição também é muito importante. Por exemplo, em certas condições, embora a área de células inactivo o caminho cablagem tornam-se maiores, mas o uso de um canal de cablagem ralenti é possível reduzir a área de fiação a inter-celular, para melhorar o aumento de eficiência de fiação pode ser compensado por um canal de cablagem para trazer a área da célula de repouso. cadência