1. Giugno: la produzione di massa 7nm di TSMC, Zhang Zhongmou si ritira;
Impostare micro notizie della rete, "The Economist", l'autore ha detto che TSMC ucciderà Intel, più forte favoloso, e l'analisi del mondo di grandi dimensioni chiave per vincere che enormi quantità di investimenti in R & S e vantaggi del modello di fonderia.
Chang andare in pensione, futuro CEO di TSMC parallelo doppio sistema prendere la leadership, passare il testimone a tono Liu, Wei Che-ho a casa due. "The Economist" ha riferito che Chang di andare in pensione nel mese di giugno al mese, TSMC sarà disponibile il più avanzato processo di produzione di semiconduttori, ha afferrato il mondo più Il trono di chip forti, Intel è diventato il secondo figlio.
Ha riferito che Intel seguire la 'legge di Moore', l'ultimo leader nella tecnologia di processo, l'attuale tecnologia di produzione di chip a 10 nm, TSMC avanti per 7nm, vantaggi tecnici si riflette anche nel prezzo delle azioni, la capitalizzazione di mercato per la prima volta nel 2017 TSMC al di là di Intel.
TSMC può essere spremuto come Intel, è stato al centro dell'attenzione del mercato, analisi dei grandi motivi, in primo luogo, TSMC ha investito quasi $ 3 miliardi di finanziamento della R & S, superando di gran lunga l'industria, l'altro è il vantaggio di modelli per fonderia, punti di forza Intel chip di computer, Samsung è bravo con chip smart phone, TSMC è il two pass kill e anche il 90% del chip super-mining.
I rapporti detto che TSMC Apple e altri grandi clienti benedizione, il contributo delle entrate stabili e continui investimenti in ricerca e sviluppo, migliorare la tecnologia di processo, ha portato un circolo virtuoso di operazioni colturali, i concorrenti all'estrema sinistra posta.
2. Il braccio del semiconduttore Q1 scende alla fine di questo trimestre dovrebbe tornare a temperatura;
Con la graduale ripresa del cellulare domanda di mercato del telefono, l'industria dei semiconduttori dovrebbe essere fuori alla fine del primo trimestre, nel secondo trimestre, l'economia sarà gradualmente riscaldato. IC Consumer fabbrica nella tradizionale stagione di punta a causa della tempistica, le prestazioni si prevede di saltare, sarà la maggiore crescita gruppo etnico.
Il primo trimestre è la tradizionale industria dei semiconduttori fuori stagione, il primo trimestre del debolezza della domanda nel mercato della telefonia mobile, compresi wafer fonderia TSMC, MediaTek e altri produttori di semiconduttori nel primo trimestre prestazioni di pressione verso il basso sfaccettato.
Tra questi, TSMC fatturato del primo trimestre di circa 8,4 miliardi a $ 8.5 miliardi, il trimestre di circa l'8%; MediaTek fatturato del primo trimestre di NT $ il 48,3 a 53,2 miliardi di yuan, un quarto da 12-20%.
Con OPPO miglio e altre nuove macchine cinesi produttori di telefoni terraferma marchio di telefonia mobile hanno introdotto, ottimista sul settore, il cellulare domanda di mercato di telefono sarà graduale recupero, MediaTek Steve forza P60 si prevede che a caldo, Wi-Fi e di gestione dell'alimentazione spedizioni di chip crescerà contemporaneamente, guiderà il primo risultati 2 trimestre alzato trimestre di livello 15%.
Oltre al cellulare domanda di mercato telefono a temperatura, continentale lancerà un circuito integrato Ethernet po monete mineraria per applicazioni specifiche (ASIC), l'industria ottimista, TSMC inietterà prestazioni, secondo operativa trimestre dovrebbe essere in ripresa in sincronia.
Consumer mercato IC differenze stagionali sono significativi, il primo trimestre è la tradizionale bassa stagione, di solito uno costruttori anno operanti nella valle, il secondo trimestre è il tradizionale periodo di alta stagione, i produttori che operano in gran parte coltivate a passi da gigante, per la performance annuale di picco.
Quest'anno impianto IC consumatore nel secondo andamento della gestione trimestre continueranno ad alta crescita, trimestre del trimestre ricavi è prevista per più di 2 livelli per cento, i risultati alcune aziende di secondo trimestre non escludono il trimestre possibilità del 5 per cento, sarà il secondo impianto di semiconduttori il tasso di crescita quarto gruppo etnico. CNA
3. Attaccare il mercato globale NAND Flash, Micron ha annunciato la costruzione di un terzo impianto a Singapore;
Nella memoria flash NAND Flash offerta di mercato sono ancora lacune, portando a una riduzione dei prezzi per mantenere la fascia alta, compresi i produttori internazionali di Samsung, SK Hynix, i produttori di memoria di archiviazione Toshiba, e la Cina Yangtze hanno annunciato l'espansione per aumentare la capacità per l'occasione, 7 americano produttore di memorie Micron (Micron) ha annunciato l'espansione del mercato per completare divario domanda.
Micron ha sottolineato che, in seguito ha attualmente Fab 10N, Fab 10X due NAND Flash impianto di memoria flash a Singapore, sarà costruito nel blocco 3 Flash NAND impianto di memoria flash nella regione. Il nuovo impianto si estende su una superficie di circa 165.000 metri quadrati, piani Completato verso la metà del 2019, la produzione è iniziata nel quarto trimestre del 2019.
Tuttavia, Micron non ha annunciato specifico nuovo impianto in funzione NAND Flash tipo di memoria flash e capacità. Tuttavia, secondo stime esterni, e la sua produzione di memorie flash di tipo NAND Flash, dovrebbero essere le attuali 64 strati di memoria flash impilati Prodotti di generazione.
Inoltre, Micron annunciato che oltre alla costruzione di blocco 3 NAND Flash pianta memoria flash Singapore fuori, Micron anche detto che avrebbe espandere le dimensioni del R corrente e sviluppo a Singapore, che renderà il numero totale di dipendenti locali, si prevede di aumentare dagli attuali 7.500 1 Più di 10.000 persone.
Oltre a Micron all'esterno sviluppo Flash NAND memoria flash DRAM, vale la pena ricordare che, tempo fa, vegetali Micron Taichung problemi elettrici sorgono anche perché si verifica l'alimentazione di azoto, nel caso di mancanza di alimentazione di azoto, la parte interessata del prodotto A questo proposito, il CEO di Micron Sanjay Mehrotra ha anche confermato la questione nella precedente riunione di legge.
Sanjay Mehrotra detto eventi di azoto di turbativa questa stagione probabilmente porterà ad uscita Micron DRAM da 2% al 3%, mentre Micron è stato inviato negli Stati Uniti relative al guasto manutenzione delle apparecchiature, che è stato recentemente restituito alla fabbrica, e nel mese di aprile Ho iniziato a tornare alla produzione
4. Le specifiche tecniche PS5 sono trapelate, adottando la Navi GPU a 7 nanometri;
Secondo i media stranieri fonti sottolineato dagli sviluppatori del gioco Development Kit rivelato, PlayStation 5 console di gioco utilizzerà 8-core CPU e GPU architettura Zen non ha ancora annunciato i dettagli di architettura Navi.
Si stima che la nuova performance dell'architettura GPU Navi raggiungerà 50TFLOP 30TFLOP mezza precisione e in singola precisione, il supporto 16 Zhi Nexgen 128 GB di memoria. AMD ha detto che, nonostante il leader scheda grafica R & S ingegnere Raja Koduri importante lasciare, ma ancora prodotti di infrastruttura Navi senza intoppi e dovrebbe essere in grado di rilasciare l'applicazione effettiva prodotto nel 2019, utilizzerà TSMC 7 processo nanometri, sarà l'ultima generazione GCN visualizzata.
Zen e il clock della CPU a otto core quando PS5 è 3.4 ~ 4.1GHz, le prestazioni complessive rispetto agli attuali Xbox One X. forti 6TFLOP e 2,3 GHz e dei media recenti affermazioni che SemiAccurate afferrano informazioni privilegiate sottolineato, PS5 sarà probabilmente presto nel 2018 o rilasciati entro la fine del 2019, ma Michael Pacher analisti del settore dicono che non è probabile, uscito quest'anno, la probabilità è quasi pari a zero, e la probabilità di rilascio del 2019 è solo il 25% nel 2020 è un'ipotesi ragionevole.
Michael Pacher ha sottolineato, boom di vendite Sony PS4 prima che il rallentamento è improbabile che rilasciare PS5, e anche rinviato l'inizio del 2021 non è inaspettato, ma in futuro, Sony eliminare gradualmente la PS4 fuori altri modelli, il restante Pro, e la volontà PS4 prolungare la durata del gioco, e ancora una volta tagliare i prezzi, ha sottolineato, Sony ritiene che i consumatori non pagheranno per alte prestazioni, superiori Xbox standard di prestazioni uno X di vendita non è rosea, quindi il prezzo PS5 futuro è stimato a meno di $ 500 .
Nonostante il previsto passato, Michael Pacher non è del tutto corretto, ma anche convinto che il mercato attuale è davvero la fine del 2018 sul rilascio di PS5 troppo presto per temere una minaccia per la PS4 entrate correnti è ora anche la notizia che, PS5 si concentrerà su come ottimizzare l'esperienza di VR, e anche se infatti la città è ancora un po 'di tempo, ma Sony è infatti possibile completare prototipo PS5 quest'anno e dettagli tecnici pubblicati. Technews
5. Gli esperti Condividi: 3Nm modo per ottenere ciò che la sfida?
chip di test 3nm
Ottobre ha annunciato 2.015 Cadence e IMEC oggi primi chip successo 5nm del mondo nastrate fuori, alla fine di febbraio di quest'anno, Cadence e IMEC ancora una volta ha annunciato che la prossima generazione di successo di prova 3nm chip di tapeout. L'adozione di Cadence Genus ™ soluzioni progettuali integrate e Innovus ™ progettazione del sistema e implementazione, lo standard industriale chip di test disegno CPU a 64-bit, personalizzato costruito libreria di celle standard di 3nm. truciolo metallico minimo avvolgimento passo solo 21Nm. 21Nm questo numero non può essere intuitivo, se l'esposizione allo standard singola 193nm litografia tecnologia 80nm distanza di cablaggio non dovrebbe superare questo requisito, allora, quanto sia avanzato il design è un chip di test di 5 nm scorcio. con un precedente simile, patatine 3Nm usando EUV e 193i nello studio del bersaglio PPA esposizioni multiple doppia ipotesi La soluzione Per raggiungere le interconnessioni dei componenti, le variabili e le resistenze (in particolare i contatti / vias) sono le maggiori sfide: per i dettagli, fai riferimento a un corso breve IEDM che ho postato qualche mese fa: dopo 5nm Uno degli obiettivi del chip di test è misurare e migliorare le variabili: la tecnologia EUV per chip a 3 nm richiede una doppia esposizione perché la "luce" EUV ha una lunghezza d'onda di 13,5 nm. L'EUV può anche essere usato per testare nuovi percorsi, così come nuovi materiali come cobalto e antimonio.
Ottimizzazione collaborativa delle tecnologie di progettazione
Nel corso degli ultimi decenni, la tecnologia di processo di espansione e regole di progettazione per la ricca libreria di contenuti è il fattore trainante della Legge di Moore, ma ora, solo basandosi sul processo di espansione è stato lontano da librerie di celle standard, abbastanza volume deve essere ridotto in modo significativo il cablaggio. Anche il numero di canali deve essere ridotto Per raggiungere questo obiettivo, è necessario aggiungere ulteriori funzionalità di processo che non richiedono l'espansione diretta, come il contatto di gate attivo.In particolare, possiamo aumentare il super-vias su MEOL per l'ottimizzazione. Le super vie sono attraverso fori che si estendono su più livelli, occupano un'area minima e non richiedono strutture metalliche nello strato intermedio.
Il principale vantaggio del contatto on-gate attivo (COAG) è che non è necessario posizionare contatti di gate separati all'esterno del gate: Intel ha annunciato all'IEDM a dicembre che il processo a 10 nm (equivalente a quanto affermato da fab Il processo 7nm utilizza i contatti di gate attivi. Mi aspetto che i processi a 5nm e 3nm utilizzeranno completamente i contatti di gate attivi e alcuni processi di 7nm di seconda generazione potrebbero utilizzare questa tecnologia.
Oltre all'interazione tra il processo e la progettazione dell'unità, anche il layout e il routing sono importanti, ad esempio, in determinate condizioni, sebbene i canali di cablaggio liberi aumentino l'area della cella, l'uso di canali di cablaggio inattivi tra le celle può ridurre l'area del cablaggio. Il miglioramento dell'efficienza del cablaggio può compensare completamente l'aumento dell'area della cella causato dai canali di cablaggio inattivo