1.juin: la production de masse 7nm de TSMC, Zhang Zhongmou prend sa retraite;
Définir les nouvelles du réseau micro, « The Economist », l'auteur dit que TSMC va tuer Intel, le plus fort fabuleux, et l'analyse du monde de la grande clé pour gagner que d'énormes quantités d'investissements en R & D et les avantages du modèle de fonderie.
Chang retraite, futur chef de la direction de TSMC parallèle à double système de direction de prendre, passer le flambeau à ton Liu, la maison Wei Che-ho deux. « The Economist » a rapporté que Chang à la retraite le mois Juin, TSMC expédiera le processus de fabrication des semi-conducteurs les plus avancés, a saisi le plus au monde Le trône des puces fortes, Intel est devenu le deuxième enfant.
A indiqué que Intel suit la « loi de Moore », le dernier chef de file en technologie des procédés, la technologie actuelle de production de puces à 10 nm, TSMC avant à 7 nm, les avantages techniques sont également reflétée dans le cours de l'action, la capitalisation boursière pour la première fois en 2017 TSMC au-delà de Intel.
TSMC peut être pressé comment Intel, a fait l'objet de l'attention du marché, l'analyse des grandes raisons, d'abord, TSMC a investi près de 3 milliards $ en financement de la R & D, dépassant de loin l'industrie, l'autre est l'avantage des modèles de fonderie, les forces puces informatiques Intel, Samsung est bon pour les puces de téléphone intelligent, et TSMC tue les deux, même en mangeant 90% de la puce super-minière.
Les rapports ont mentionné que TSMC Apple et d'autres grands clients bénédiction, la contribution des revenus stables, et la poursuite des investissements dans la recherche et le développement, améliorer la technologie de processus, a conduit un cercle vertueux des opérations de plus en plus, les concurrents extrême gauche après.
2. Le boom des semi-conducteurs Q1 tombe à la fin de cette saison devrait revenir à la température;
Avec la reprise progressive de la demande du marché de la téléphonie mobile, l'industrie des semi-conducteurs devrait être hors de la fin du premier trimestre, deuxième trimestre, l'économie sera réchauffé progressivement. Usine Consumer IC dans la saison traditionnelle en raison du calendrier, la performance devrait sauter, ce sera la plus forte croissance Groupe ethnique
Le premier trimestre est l'industrie des semi-conducteurs hors saison traditionnelle, le premier trimestre de la faiblesse de la demande sur le marché de la téléphonie mobile, y compris la fonderie de plaquettes TSMC, MediaTek et d'autres fabricants de semi-conducteurs au premier trimestre la performance de la pression vers le bas à plusieurs faces.
Parmi eux, TSMC premier chiffre d'affaires trimestriel d'environ 8,4 milliards à $ 8,5 milliards, le trimestre d'environ 8%, premier chiffre d'affaires trimestriel de 48,3 MediaTek $ NT à 53,2 milliards de yuans, soit un quart de 12-20%.
Avec le millet OPPO et d'autres fabricants de téléphones mobiles de la marque chinoise continentale ont introduit de nouvelles machines, optimiste quant à l'industrie, la demande du marché de la téléphonie mobile va se redresser progressivement, MediaTek Steve force de P60 devrait les livraisons à chaud, puce de gestion Wi-Fi et de la puissance augmentera en même temps, va entraîner le premier 2 résultats trimestre se sont le trimestre selon le niveau de 15%.
En plus de la demande du marché du téléphone mobile retour à la température, Continental va lancer un peu de pièces Ethernet puce spécifique à l'application minière (ASIC), l'industrie optimiste, TSMC injectera performance, deuxième trimestre exploitation devrait rebondir en phase.
différences marché des consommateurs IC saisonniers sont importants, le premier trimestre est le traditionnel hors saison, généralement un fabricant d'année d'exploitation dans la vallée, le deuxième trimestre est la haute saison traditionnelle, les fabricants opérant principalement cultivés par bonds, pour la performance annuelle de pointe.
Cette plante année IC à la consommation au deuxième trimestre la tendance opérationnelle continuera à forte croissance, trimestre par chiffre d'affaires trimestriel devrait à plus de 2 niveau pour cent, certaines entreprises résultats du deuxième trimestre ne règle pas le quart de la chance de 5 pour cent, ce sera la deuxième usine de semi-conducteurs Le plus grand groupe en croissance au cours du trimestre.
3. Attaquer le marché mondial NAND Flash, Micron a annoncé la construction d'une troisième usine à Singapour;
Dans la mémoire flash d'alimentation du marché NAND Flash sont encore des lacunes, ce qui conduit à une baisse des prix pour maintenir haut de gamme, y compris les fabricants internationaux Samsung, SK Hynix, Toshiba, et la Chine fabricants de mémoire de stockage du Yangtsé ont annoncé l'expansion pour augmenter la capacité à l'occasion, 7 fabricant de mémoire Micron américaine (Micron) a annoncé l'expansion pour compléter écart de la demande du marché.
Micron a souligné que, suite a actuellement Fab 10N, Fab 10X deux plantes de mémoire flash NAND Flash à Singapour, sera construit dans le bloc 3 usine de mémoire flash NAND Flash dans la région. La nouvelle usine couvre une superficie d'environ 165 000 mètres carrés, plans Achevée vers le milieu de 2019, la production a commencé au quatrième trimestre de 2019.
Cependant, Micron n'a pas annoncé une nouvelle usine spécifique en service type de mémoire flash NAND Flash et la capacité. Cependant, selon les estimations de l'extérieur, et sa production de produits de mémoire flash de type NAND Flash, devraient être les existants 64 couches de mémoire flash empilés Produits de génération.
En outre, Micron a annoncé qu'en plus de la construction de l'usine de mémoire flash Bloc 3 NAND Flash à Singapour extérieur, Micron a également déclaré qu'il augmenterait la taille du courant R & D à Singapour, qui fera le nombre total d'employés locaux, devrait passer de 7,500 en cours 1 Plus de 10 000 personnes.
En plus de Micron en dehors du développement mémoire flash NAND Flash DRAM, il convient de mentionner que, depuis longtemps, l'usine Micron Taichung problèmes électriques se posent aussi parce que l'alimentation en azote, le cas d'une défaillance d'alimentation en azote se produit, la partie affectée du produit À cet égard, le PDG de Micron Sanjay Mehrotra a également confirmé la question lors de la précédente réunion de loi.
Sanjay Mehrotra a dit des événements de perturbation d'alimentation en azote cette saison sera probablement conduire à la production Micron DRAM de 2% à 3%, tandis que Micron a été envoyé aux États-Unis liés à la maintenance des équipements défectueux, qui a été récemment retourné à l'usine, et en Avril Commencé à retourner à la production.
4. spécifications techniques PS5 fuite, en adoptant 7-nanomètre processus Navi GPU;
Selon des médias étrangers, le kit de développement du développeur de jeux a révélé que la console PlayStation 5 utilisera le processeur 8-core de l'architecture Zen, ainsi que le GPU basé sur l'architecture Navi qui n'a pas encore annoncé les détails.
On estime que les nouvelles performances du GPU d'architecture Navi atteindra demi-précision 50TFLOP 30TFLOP et simple précision, support 16 Zhi Nexgen 128 Go de mémoire. AMD a déclaré que, malgré les plus grands carte graphique importante R & ingénieur D laisser Raja Koduri, mais encore des produits d'infrastructure Navi en douceur Il est prévu que l'application du produit actuel sera publiée en 2019 et TSMC adoptera le processus de 7 nanomètres, qui sera également la dernière génération de l'affichage GCN.
Zen et l'horloge du processeur à huit cœurs lorsque PS5 est 3.4 ~ 4.1GHz, la performance globale que la Xbox actuelle X. 6TFLOP les plus forts et processeur 2,3 GHz et les médias récents allégations selon lesquelles SemiAccurate saisissent l'information privilégiée a fait remarquer, PS5 sera probablement au début de 2018 ou libérés d'ici la fin de 2019, mais les analystes de l'industrie Michael Pacher disent est peu probable que publié cette année est presque une probabilité nulle, et la probabilité de libération de 2019 est seulement 25% en 2020 est une estimation raisonnable.
Michael Pacher a souligné, boom des ventes Sony PS4 avant le ralentissement est peu susceptible de libérer PS5, et même reportée au début de 2021 n'est pas inattendu, mais à l'avenir, Sony va supprimer progressivement la PS4 d'autres modèles, le Pro restant, et la volonté PS4 prolonger la durée de vie du jeu, et une fois coupé à nouveau les prix, at-il souligné, Sony croit les consommateurs ne paieront pas pour haute performance, Xbox standard plus une X performance des ventes est pas rose, de sorte que le prix futur de PS5 est estimé à moins de 500 $ .
Malgré le prédit Michael Pacher passé est pas tout à fait correct, mais croit aussi que le marché actuel est en effet la fin de 2018 sur la libération de PS5 trop tôt pour craindre une menace pour la PS4 actuelle des revenus est maintenant aussi nouvelles que, PS5 se concentrera sur l'optimisation de l'expérience VR, et bien que En fait, il reste encore du temps en ville, mais Sony pourrait en effet terminer le prototype PS5 cette année et publier des détails techniques.
5. Les experts partagent: Quels sont les défis de la réalisation de 3nm?
Puce de test 3nm
Octobre 2015 Cadence et Imec a annoncé aujourd'hui les premiers jetons de 5nm succès du monde scotchés à la fin de Février de cette année, la cadence et l'IMEC a annoncé à nouveau que la prochaine génération de succès puce test 3Nm tapeout. L'adoption de Cadence Genre ™ solutions de conception intégrée et Innovus ™ la conception du système et la mise en œuvre, la puce de test standard de l'industrie conception du processeur 64 bits, pas d'enroulement puce métallique minimum bibliothèque de cellules standard construit sur mesure 3nm. seulement 21 Nm. 21 Nm ce nombre ne peut être intuitive, si l'exposition à la norme unique lithographie 193nm distance de câblage de la technologie 80nm ne doit pas dépasser cette exigence, alors, comment avancé la conception est un aperçu. puce de test de 5 nm avec une version antérieure similaire, puces 3Nm utilisant EUV et 193i dans l'étude des cibles PPA expositions multiples à double hypothèse . pour atteindre l'élément d'interconnexion, et une résistance variable (en particulier le contact / via) est le plus grand défi pour plus de détails, s'il vous plaît se référer à un il y a quelques mois, j'ai publié un article intitulé cours IEDM court après :. 5nm Bowen un but du test est de mesurer et d'améliorer la variable puce. la technologie de puce pour 3 nm EUV nécessite une double exposition, parce que l'EUV « lumière » est la longueur d'onde 13.5nm ; Le EUV peut également être utilisé pour tester une nouvelle voie, le cobalt et le ruthénium, et d'autres nouveaux matériaux.
Optimisation collaborative des technologies de conception
Au cours des dernières décennies, les règles de la technologie de processus d'expansion et de conception pour la bibliothèque de contenu riche est le facteur déterminant de la loi de Moore, mais maintenant, en se fondant uniquement sur le processus d'expansion a été loin de bibliothèques de cellules standard assez de volume doit être câblage considérablement réduit. le nombre de canaux doit être réduite. pour atteindre cet objectif, il faut ajouter les frais supplémentaires, sans extension directe des caractéristiques du procédé, tels que le contact avec la porte active. en particulier, nous pouvons augmenter les super vias pour optimiser la MEOL super trou traversant se réfère à un trou traversant couvrant plus d'une couche, la surface minimale occupée, et la structure métallique sans la pose sur la couche intermédiaire.
Le plus grand avantage du contact (COAG) sur la porte active n'est pas nécessaire de prévoir un contact de grille séparée au-delà de la porte. Annoncé sur Intel IEDM tenue en Décembre, son processus de 10nm (équivalent au marché réclamé fab procédé de 7 nm) en utilisant les contacts de la grille active. Je compte, le processus de 5 nm et 3 nm sera pleinement en contact avec l'utilisation active de la grille, une partie du deuxième processus de génération de 7 nm peut également utiliser cette technologie.
Outre l'interaction avec le processus de conception des cellules, la mise en page est également très important. Par exemple, dans certaines conditions, bien que le chemin de câblage zone cellulaire ralenti deviendra plus grande, mais l'utilisation d'un canal de câblage ralenti, il est possible de réduire la zone de câblage inter-cellules, L'amélioration de l'efficacité du câblage peut complètement compenser l'augmentation de la surface de la cellule causée par les canaux de câblage au ralenti.