这项消息传出之际, 正值格芯(Globalfoundries), 三星(Samsung)和台积电(TSMC)竞相为明年的7nm生产升级其EUV系统至具有高可用性的250W光源. 如今, 这些随机缺陷的出现显示, 针对半导体制造日益增加的成本和复杂性, 并不存在任何解决问题的灵丹妙药.
比利时Imec研究机构的图形专家Greg McIntyre在日前于美国加州举办的国际光学工程学会先进微影技术会议(SPIE Advanced Lithography)上表示, 最新的EUV扫描器可以印制出代工厂为7nm所计划的20nm及更大尺寸之关键规格. 然而, 他们在制作精细线条和电洞的能力还不明确.
像McIntyre这样的乐观主义者认为, 针对这种所谓的 '随机效应' 很快地就会出现一连串的解决方案. 但一些怀疑论者则认为这样的结果只是多了一个让人更加质疑EUV系统的理由——价格昂贵且延迟已久的EUV系统是否真的能成为芯片制造商的主流工具?
前英特尔(Intel)微影技术专家Yan Borodovsky预期, 业界工程师应该能够使用EUV步进机进行2-3次曝光, 打造出5nm或甚至是3nm元件. 但他在此次活动的主题演讲时也指出, 随着芯片缺陷的不断上升, 最终将迫使工程师们采用新的容错处理器架构, 例如神经网路.
最近的缺陷突然出现在15nm左右的关键尺寸上, 而这是针对2020年代工制程制造5nm芯片所需的技术节点. EUV制造商ASML在去年的活动中提及, 该公司正在准备可印制更精细几何尺寸的下一代EUV系统, 但这些系统要到2024年之后才会推出.
随机缺陷有多种形式. 有些是造成不完美的电洞; 有些则是线状裂缝, 或者是在两线和两电洞之间形成短路. 由于这些缺陷尺寸过于微小, 研究人员有时得花几天时间才能找到.
McIntyre描述发现和消除错误时会遇到的挑战. 例如, 一些研究人员提出了衡量线条粗糙度的标准方法, 这正是了解缺陷的关键之一.
另一个问题是, 目前还不清楚光阻剂材料碰到EUV光源时会发生什么变化. McIntyre指出, '现在还不知道有多少电子产生, 以及会创造出什么化学物质……我们对于物理学还不是完全地了解, 所以正在进行更多的实验. ' 他指出研究人员已经测试多达350种光阻剂和制程步骤的组合了.
良率在7nm/5nm备受关注
'制造业将会因为良率降低而受到重大的打击……如果我得为此负责, 那么我要说是时候退休了, ' 一位退休的微影技术专家在有关5nm缺陷的讨论会上说道.
来自Globalfoundries的技术专家则在另一场专题演讲中发表更加乐观但相对理智的看法. Globalfoundries研究副总裁George Gomba在回顾致力于EUV近30年的历程时说道: '这是一项艰钜的任务, 而且接下来还有更多工作要做. '
当今的NXE 3400系统 '不符合我们期望的一些发展蓝图要求, 所以[在7nm时]仍然存在一些不确定性. 如果不提高生产力和可用性, 我们可能难以发挥EUV的最大价值. '
Gomba指出, 5nm时的随机缺陷包括细微的3D断裂和撕裂, 例如线条上的缺口等. 他还呼吁在所谓光化系统上进行更多的工作, 以便微影技术人员在采用光罩护膜覆盖之前检测EUV光罩.
'为了充份利用EUV, 我们将需要光化检测系统, 尽管仍在开发中, 但它可以辅助目前已经可用的电子束(e-beam)光罩检测系统. '
Borodovsky在采访中表示, 另一个可能导致5nm缺陷的因素是现有的EUV光阻剂材料缺乏均匀度. 此外, 他还表示支持直接电子束写入, 因为EUV使用的复杂相移光罩最终将膨胀至目前浸润式光罩价格的8倍.
由Lam Research创办人David Lam成立的公司Multibeam最近为其电子束技术获得了3,500万美元的政府资金. 他希望在2年半内打造一套能应用于立基市场的商用系统, 但适于大量生产的版本还需要更长的时间.
Borodovsky表示, 到了2024年, 缺陷可能变得非常普遍, 以至于传统的处理器将无法以先进制程制造. 使用记忆体阵列与内建嵌入式运算元件的实验芯片可能具有更高的容错能力, 例如IBM的True North芯片, 以及惠普实验室(HP Labs)以忆阻器打造的成果.
