اکتوبر 2015 Cadence سے اور imec آج دنیا کا پہلا کامیاب 5nm چپس باہر ٹیپ کا اعلان کیا، فروری کے آخر تک اس سال، اتار چڑھاؤ اور imec دوبارہ اعلان کیا کہ 3nm ٹیسٹ چپ tapeout کامیابی کی اگلی نسل. Cadence سے نوع کو اپنانے ™ مربوط ڈیزائن حل اور Innovus ™ نظام کے ڈیزائن اور عمل، معیاری صنعت ٹیسٹ چپ 64 بٹ CPU ڈیزائن، مرضی کے مطابق تعمیر 3nm معیاری سیل لائبریری. سمیٹ پچ کم از کم دھات چپ صرف 21nm. 21nm اس نمبر بدیہی نہیں ہو سکتا ہے، تو اس معیار کے ایک کے لئے کی نمائش 193nm لتھوگرافی 80nm ٹیکنالوجی وائرنگ فاصلے پھر، اس ضرورت کی حد سے تجاوز نہیں کرنا چاہئے، کہ کس طرح ڈیزائن PPA ہدف سے زیادہ سرمایہ کاری ڈبل پرختیارپنا کے مطالعہ میں EUV اور 193i کا استعمال کرتے ہوئے ایک پہلے کی طرح، 3nm چپس کے ساتھ ایک جھلک. 5nm ٹیسٹ چپ ہے پیش قدمی . انٹرکنکشن عنصر، اور متغیر resistor کے حصول کے لئے (خاص طور پر رابطے / ذریعے) مزید تفصیلات کے لئے سب سے بڑا چیلنج ہے، چند ماہ پہلے کی طرف رجوع کریں میں نے ایک مضمون کے بعد IEDM شارٹ کورسز حقدار :. 5nm شائع ٹیسٹ کے بوون ایک ہی مقصد ہے کیونکہ EUV 'روشنی' 13.5nm کی طول موج کی پیمائش اور EUV ڈبل نمائش کی ضرورت ہوتی ہے کے لئے چپ متغیر. 3nm چپ ٹیکنالوجی بہتر بنانے کے لئے ہے، یورپی یونین کو بھی نئے راستے، اور ساتھ ہی کووبٹ اور اینٹیونسی جیسے نئے مواد کی جانچ کرنے کے لئے بھی استعمال کیا جا سکتا ہے.
ڈیزائن ٹیکنالوجی کے تعاون کی اصلاح
گزشتہ چند دہائیوں کے دوران، امیر مواد لائبریری کے لئے توسیع کے عمل کو ٹیکنالوجی اور ڈیزائن کے قوانین مور کے قانون کی ڈرائیونگ عنصر ہے؛ لیکن اب، نمایاں طور وائرنگ کم ہو جائے ضروری کافی حجم معیاری سیل لائبریریوں سے دور کر دیا گیا ہے صرف توسیع کے عمل پر انحصار. چینلز کی تعداد کم ہو جائے ضروری ہے. اس مقصد کے حصول کے لئے، ہم اس طرح کے طور پر فعال دروازے کے ساتھ رابطہ کے عمل کی خصوصیات، کی ایک براہ راست توسیع کے بغیر، اضافی شامل کرنے کے لئے کی ضرورت ہے. خاص طور پر، ہم MEOL بہتر کرنے کے لئے سپر VIAS اضافہ کر سکتے ہیں سپر ویز اس سوراخ کے ذریعے ہوتے ہیں جو ایک سے زائد پرتوں تک محدود ہوتے ہیں، کم از کم علاقے پر قبضہ کرتے ہیں، اور درمیانی پرت میں دات کی ساخت کی ضرورت نہیں ہوتی ہے.
فعال گیٹ پر رابطہ (COAG) کا سب سے بڑا فائدہ پھاٹک. دسمبر میں منعقد انٹیل IEDM پر اعلان پرے ایک علیحدہ دروازے کے رابطہ فراہم کرنے کے لئے ضروری نہیں ہے، اس کی 10nm عمل (مارکیٹ کے برابر فیب دعوی کیا 7nm عمل) فعال گیٹ پر رابطوں کا استعمال کرتے ہوئے. مجھے توقع، 5nm اور 3nm عمل کو مکمل طور پر دروازے، دوسری نسل 7nm عمل بھی اس ٹیکنالوجی کا استعمال کر سکتے کے حصے کے فعال استعمال کے ساتھ رابطے میں ہو جائے گا.
سیل ڈیزائن کے عمل کے ساتھ بات چیت کرنے کے علاوہ، ترتیب بھی بہت اہم، کچھ شرائط کے تحت، کی وائرنگ راہ بیکار سیل کے علاقے بڑا بن جائے گا، لیکن ایک وائرنگ چینل کے استعمال بیکار جو بین سیل وائرنگ علاقے کو کم کرنا ممکن ہے، اگرچہ، ہے. مثال کے طور پر وائرنگ کی کارکردگی میں اضافہ کے بہتر بنانے کے لئے بیکار سیل علاقے لانے کے لئے ایک وائرنگ چینل کی طرف سے آفسیٹ جا سکتا ہے.