เวที 7 นาโนเมตรถึงส่วนแบ่งการตลาด 100% ของ TSMC, จำนวนของลูกค้าที่จะมาในการผลิตมวลมิถุนายนซึ่งในครั้งแรกที่จะเปิดเผยแผนระยะ Xilinx ชื่อรหัสผลิตภัณฑ์เอเวอร์เรสสำหรับเทคโนโลยีการผลิต 7 นาโนเมตรแรกของ TSMC เอแคปแพลตฟอร์มคอมพิวเตอร์ใหม่เพื่อเร่งสายผลิตภัณฑ์ที่คาดว่าจะนำไปผลิตต่อมาในปี 2019 ได้เริ่มวางจำหน่าย. เป็นที่น่าสังเกตว่า TSMC เป็นเรื่องเกี่ยวกับ 7 นาโนเมตรการจัดส่งการผลิตมวลกระบวนการโดยคมชัดซัมซุงอิเล็กทรอนิกส์ (Samsung Electronics) ความล่าช้าพืชอันเนื่องมาจากสาย 18 พื้นทำลายทำให้กระบวนการผลิต 7 นาโนเมตรเร็วที่สุดใน 2019 ในการผลิตมวลเท่านั้นแม้จะเพิ่งเปิดตัวได้คะแนนชิป Qualcomm 5G ยังคงขยายกับ TSMC ช่องว่างเทคโนโลยีการผลิต. เทคโนโลยีการผลิต TSMC อย่างมีนัยสำคัญไปข้างหน้าของคู่แข่งกลุ่มต่อไปนี้ 2017 กระบวนการผลิต 10 นาโนเมตรเพียงอย่างเดียว แอปเปิ้ล A11 ประมวลผลขนาดใหญ่, ผลักดันขึ้นกำไรที่จะเขียนใหม่สูงที่ช้าที่สุดในมิถุนายน 2018 การผลิต 7 นาโนเมตรแบ่งกระบวนการผลิตการตลาดในปีถัดไปได้ถึง 100% ภายใน 2 ปีก็มาถึง 85-90% มือ นอกเหนือไปจากการใช้เวลาอีกที่ใหญ่ที่สุดคำสั่งเดียวสำหรับการประมวลผลแอปเปิ้ล A12 มี 10 นาโนเมตรรุ่นเดียว Qualcomm Samsung, TSMC ได้ตัดสินใจที่จะกลับไปอ้อมกอดของชิปโมเด็ม X24 ล่าสุดและในตอนท้ายของการเปิดตัวของหน่วยประมวลผล Snapdragon 855 ที่เป็นโสด TSMC TSMC ขณะนี้มีอย่างน้อย 10 นาโนเมตรชิป 7 ที่จะเสร็จสิ้นการออกแบบสรุปก่อนสิ้นปีนี้จะมีมากกว่า 50 นอกเหนือไปจากแอปเปิ้ล, วอลคอมม์และ Hass, AMD, NVIDIA, Xilinx และผลิตภัณฑ์กระบวนการ 7 นาโนเมตรอื่น ๆ จะครึ่งปีที่สอง ยังคงจัดส่งสินค้าในการผลิตปริมาณ. และเมื่อเร็ว ๆ นี้พูดถึงมากที่สุดเช่นเดียวกับทวีปบิตเหมืองทุ่มเทชิป (ASIC) ความต้องการเพื่อให้ห่างไกลในช่วงครึ่งหลังของปี 2017 TSMC กลายเป็น 16, 12 นาโนเมตรที่ความจุเต็มลูกค้าหลักที่มีทวีปบวกเล็กน้อย วิ่ง AI ชิปสนามรบตลาดยังคาดว่าจะมีโอกาสที่จะ TSMC เทคโนโลยีการผลิต 7 นาโนเมตรใน 2019 ภายในทั้งหมดนี้ Xilinx คว้า 7 ผลิตภัณฑ์นาโนเมตรเปิดเผยความคืบหน้าล่าสุดของ 19 อย่างเป็นทางการออกแบบ multi-core คอมพิวเตอร์ที่แตกต่างกันบูรณาการสูงเป็นพิเศษล่าสุด แพลตฟอร์ม (Adaptive Compute แพลตฟอร์มเร่ง; เอแคป) มีชื่อรหัสว่าเอเวอร์เรสเป็นผลิตภัณฑ์แรกที่ใช้ TSMC 7 นาโนเมตรผลิตภัณฑ์ ACAP เทคโนโลยีการผลิตที่คาดว่าจะนำไปผลิตต่อมาในปี 2019 การจัดส่งซึ่งหลังจากสี่ปีของการวิจัยและการพัฒนา, การลงทุนสะสมในการวิจัยและพัฒนาค่าใช้จ่าย มากขึ้นกว่า $ 1 พันล้านในปัจจุบันมีมากกว่า 1,500 ฮาร์ดแวร์และซอฟต์แวร์วิศวกรรับผิดชอบในการออกแบบและซอฟต์แวร์ที่เกี่ยวข้องได้รับเครื่องมือให้กับลูกค้า. ท้ายของมกราคม 2018 อย่างเป็นทางการเอาสำนักงาน Xilinx ซีอีโอวิคเตอร์เป็ง กล่าวว่าสถาปัตยกรรมใหม่จะช่วยให้เอแคปชุด Xilinx ต่อการพัฒนาของพื้นที่นอก FPGA และฝ่า 'สนับสนุนเฉพาะนักพัฒนาฮาร์ดแวร์' ข้อ จำกัด ในยุคของข้อมูลขนาดใหญ่และการเพิ่มขึ้นของ AI ที่เอแคปนำไปใช้ในการเร่งความหลากหลายของการใช้งานรวมถึง แปลงวิดีโอ, ฐานข้อมูล, AI อนุมานมองเห็นเครื่องจัดเก็บข้อมูลเครือข่ายการดำเนินงานและการเร่งความเร็วฮาร์ดแวร์และซอฟต์แวร์ที่พัฒนาสามารถเริ่มต้นการพัฒนาผลิตภัณฑ์การติดตั้งเอแคปตาม. วิคเตอร์ Peng เพิ่มเติมชี้ให้เห็นว่าเอแคปชุดใหม่จะมุ่งเน้นไปที่ปลายทางขอบและการใช้งานระบบคลาวด์ ศูนย์ข้อมูลเป็นลำดับความสำคัญของตลาดแนวตั้งหลักและเร่งการเจริญเติบโตและไดรฟ์มีความยืดหยุ่นในการดำเนินงานและความยืดหยุ่นสำหรับงานใหม่เร็วกว่าซีพียู 0 ~ 100 ครั้งและเมื่อเทียบกับ GPU และ ASIC มีตัวอย่างที่ดียิ่งขึ้นใช้. เอเวอร์เรสในการดำเนินการ การคำนวณความลึกของเครือข่ายประสาทที่คาดว่าจะเพิ่มประสิทธิภาพของการได้ถึง 20 ครั้งเพื่อ Everest 5G ปลายวิทยุตามหัวท้ายสี่ครั้งมากกว่าวิทยุองค์ประกอบ 16 นาโนเมตรแบนด์วิดธ์ในปัจจุบันจะมีการจัด; ยานยนต์อุตสาหกรรม ใช้กันอย่างแพร่หลายในทางวิทยาศาสตร์, การแพทย์, การบินและอวกาศและการป้องกันประเทศและอุปกรณ์อิเล็กทรอนิกส์จะได้รับการเพิ่มประสิทธิภาพอย่างมากและมีประสิทธิภาพพลังงานที่สูงขึ้น. มีแกนเต็มจำนวนภายในเอแคป สถาปัตยกรรมรุ่นใหม่ FPGA ซึ่งผูกโมดูลหน่วยความจำแบบกระจายและฮาร์ดแวร์ DSP โปรแกรม SoC มากกว่าหนึ่งหลักและหนึ่งหรือซอฟแวร์โปรแกรมเพิ่มเติมที่ประกอบไปด้วยเอแคปสำหรับโมดูลควบคุมชิปรักษาความปลอดภัยและการจัดการพลังงานที่สามารถตั้งโปรแกรมฮาร์ดแวร์ ตัวควบคุมหน่วยความจำแคชสนับสนุนรถบัสที่เชื่อมโยงกันเร่งสถาปัตยกรรมการเชื่อมต่อ (CCIX) อินเตอร์เฟซ PCIe และมัลติ Ethernet Controller, I / O อินเตอร์เฟซโปรแกรมและซีเควนและบางส่วนยังมีองค์ประกอบหน่วยความจำแบนด์วิดธ์ที่สูงหรือตั้งโปรแกรม ADC และ DAC. นักพัฒนาซอฟแวร์ยังสามารถใช้เครื่องมือ FPGA, การเขียนโปรแกรมจากระดับ RTL
