Fase 7 nm fino a quota di TSMC mercato del 100%, il numero di clienti entrerà in produzione di massa mese di giugno, in cui il primo per esporre i piani Xilinx termine, nome in codice Everest prodotti per la prima tecnologia di processo a 7 nanometri di TSMC nuova piattaforma di elaborazione ACAP per accelerare linea di prodotti, si prevede di mettere in produzione dopo, nel 2019 ha iniziato la spedizione. vale la pena notare che TSMC è di circa 7 nm spedizioni di produzione di massa di processo, al contrario, Samsung Electronics (Samsung Electronics) vegetali ritardi dovuti a linea 18 innovativo, processo di fabbricazione 7 nanometri veloce 2019 l'unica produzione di massa, anche se recentemente pubblicato ha segnato chip Qualcomm 5G, continua ad espandersi con il divario tecnologia di processo TSMC. tecnologia di processo TSMC significativamente in anticipo le opposte, a seguito del processo di produzione 2017 10 nanometri alone A11 mele processore grande, spingendo verso l'alto profitto per scrivere un nuovo massimo, il più lento giugno 2018 la produzione di 7 nanometri quota di processo di produzione mercato il prossimo anno fino al 100% entro 2 anni anche raggiunto 85 e il 90%, a mano oltre a ri-prendere il più grande singoli ordini per processore Apple A12, ci sono 10 generazione nanometri a singolo Qualcomm Samsung, TSMC ha deciso di tornare alla abbraccio l'ultimo circuito integrato modem X24 e la fine del debutto dei processori Snapdragon 855 sono singola TSMC TSMC attualmente ha almeno 10 chip di nanometri 7 per completare il disegno finalizzato prima della fine dell'anno ci saranno più di 50, oltre ad Apple, Qualcomm, e Hass, AMD, NVIDIA, Xilinx e altri prodotti di processo 7 nm sarà la seconda metà proseguire trasporto in volumi di produzione. e recentemente più parlato così come un po continente, le sue miniere piastrina dedicate (ASIC), domanda, finora la seconda metà del 2017, TSMC divenne 16, 12 nm a pieno regime principali clienti, con il continente positivamente bit sprint aI circuito integrato di battaglia, il mercato si aspetta anche di avere l'opportunità di TSMC tecnologia di processo a 7 nanometri nel 2019. All'interno di questo totale, Xilinx ha afferrato 7 prodotti nanometri hanno rivelato gli ultimi progressi del 19 ufficialmente rilasciato l'ultimo multi-core eterogenei di elaborazione ultra-alta integrazione di piattaforma (piattaforma di accelerazione Adaptive Compute; ACAP), nome in codice Everest è il primo prodotto utilizzando TSMC 7 nanometri tecnologia di processo prodotti ACAP, si prevede di mettere in produzione dopo, nel 2019 le spedizioni, che dopo quattro anni di ricerca e sviluppo, il cumulo degli investimenti in costi di ricerca e sviluppo più di $ 1 miliardo, ha attualmente più di 1.500 hardware e software ingegneri responsabili per gli strumenti di progettazione e relativo software sono stati forniti ai clienti. fine del gennaio 2018 ha formalmente assunto l'incarico Xilinx CEO Victor Peng Detto che la nuova architettura aiuterà ACAP serie Xilinx verso lo sviluppo di aree esterne FPGA, e rompere le 'solo supporta gli sviluppatori hardware' limitazioni, in epoca di dati grandi e l'aumento di AI, ACAP applica per accelerare un'ampia varietà di applicazioni, tra cui accelerazione video transcodifica, database, AI inferenza, visione artificiale, stoccaggio operativo e di rete, sviluppatori hardware e software in grado di iniziare a sviluppare prodotti equipaggiati ACAP base. Victor Peng inoltre sottolineato che, ACAP nuova serie sarà incentrata su endpoint, bordo e applicazioni cloud centro dati come priorità, i principali mercati verticali e accelerare la crescita e guidare flessibilità operativa e resilienza, per i suoi nuovi carichi di lavoro più veloce della CPU 0 ~ 100 volte, e rispetto alla GPU e ASIC ha un esempio più ricco utilizza. Everest nell'esecuzione calcolare la profondità della rete neurale è previsto per migliorare l'efficacia di fino a 20 volte a Everest 5G distale base radio head-end, quattro volte più della larghezza di banda nanometro corrente radiofonica elemento 16 sarà fornita; automobilistico, industriale, ampiamente utilizzato in campo scientifico, medico, aerospaziale e mercati della difesa e di elettronica di consumo, riceveranno un incremento delle prestazioni sostanziale e una maggiore efficienza energetica. c'è un nucleo completo entro ACAP Nuova architettura FPGA generazione, che si lega moduli di memoria distribuite e hardware DSP programmabile, il SoC più di un core, e uno o più software programmabile, comprendente inoltre l'ACAP per il modulo di controllo del circuito integrato sicura e gestione dell'alimentazione hardware programmabili un controller di memoria, bus supporta cache coerente architettura interconnessione acceleratori (CCIX) interfaccia PCIe e multimodale ethernet controllore, un'interfaccia programmabile I / o e sequencer, e alcune hanno anche un elemento di memoria ad alta larghezza di banda o programmabile ADC e DAC. sviluppatori di software possono anche utilizzare gli strumenti di FPGA, la programmazione a partire dal livello RTL.
