Etape 7 nm jusqu'à 100% des parts de marché de TSMC, le nombre de clients viendra dans la production de masse Juin, dans lequel le premier à exposer le régime Xilinx terme, le nom de code produits Everest pour la première technologie de processus 7-nanomètre de TSMC nouvelle plate-forme informatique du PACS pour accélérer la gamme de produits, devrait mettre en production plus tard, en 2019 a commencé à expédier. Il est intéressant de noter que TSMC est d'environ 7 nm expéditions de production de masse de processus, en revanche, les retards de l'usine Samsung Electronics (Samsung Electronics) en raison de la ligne 18 révolutionnaire, ce qui rend procédé de fabrication 7 nanomètre le plus rapide 2019 dans la seule production de masse, bien que récemment libéré a marqué des puces Qualcomm 5G, continue à se développer avec l'écart technologique de processus TSMC. la technologie de processus TSMC nettement en avance sur les groupes rivaux, après le 2017 procédé de fabrication 10 nanomètre seul A11 pommes processeur grand, poussant vers le haut profit d'écrire un nouveau sommet, le plus lent en Juin 2018 la production de processus de fabrication 7 nanomètre part de marché de l'année prochaine jusqu'à 100% dans les 2 ans a également atteint 85 à 90%, la main en plus de reprendre les commandes les plus importantes simples pour processeur Apple A12, il y a 10 génération de nanomètre unique Samsung Qualcomm, TSMC a décidé de revenir à l'étreinte de la dernière puce modem X24 et la fin du premier des processeurs Snapdragon 855 sont célibataires TSMC TSMC a actuellement au moins 10 puce nanométrique 7 pour compléter la conception finalisée avant la fin de l'année, il y aura plus de 50, en plus d'Apple, Qualcomm et Hass, AMD, NVIDIA, Xilinx et d'autres produits du procédé 7 nm sera la seconde moitié continuer l'expédition en volume de production. et récemment le plus parlé ainsi qu'un continent peu, sa puce dédiée minière (ASIC), la demande, jusqu'à la seconde moitié de 2017, TSMC est devenu 16, 12 nm à pleine capacité les principaux clients, avec le continent peu positif sprint champ de bataille à puce AI, le marché devrait également avoir la possibilité de TSMC 7 technologie de traitement nanométrique en 2019. dans ce total, Xilinx a saisi 7 produits nanométriques ont révélé les derniers progrès de 19 officiellement publié la dernière informatique hétérogène multi-core intégration ultra-haute plate-forme (plate-forme Adaptive Compute d'accélération; ACAP), le nom de code Everest est le premier produit en utilisant des produits de l'ACAP de technologie des procédés nanométriques TSMC 7, devrait mettre en production plus tard, en 2019 les livraisons, qui, après quatre années de recherche et développement, l'investissement cumulatif des coûts de recherche et développement plus de 1 milliard $, compte actuellement plus de 1500 matériels et ingénieurs logiciels responsables de la conception et des outils logiciels connexes ont été fournis aux clients. fin Janvier 2018 officiellement pris ses fonctions Xilinx PDG Victor Peng A déclaré que la nouvelle architecture aidera série ACAP Xilinx vers le développement des zones en dehors de FPGA, et briser les « prend en charge que les développeurs de matériel » limitations, à l'époque des grandes données et la montée de l'IA, le PACS s'applique à accélérer une grande variété d'applications, y compris transcodage vidéo, base de données, l'inférence AI, la vision de la machine, le stockage opérationnel et accélération réseau, les développeurs de matériels et logiciels peuvent commencer à développer des produits PACS à base équipés. Victor Peng plus loin a que la nouvelle série ACAP se concentrera sur les points d'extrémité, pointe et des applications cloud centre de données comme une priorité, les marchés verticaux clés et d'accélérer la croissance et conduire une flexibilité opérationnelle et la résilience, pour ses nouvelles charges de travail plus rapidement que la CPU 0 ~ 100 fois, et par rapport au GPU et ASIC a un exemple plus riche utilise. Everest en exécution le calcul de la profondeur du réseau de neurones est prévu pour améliorer l'efficacité d'un maximum de 20 fois à Everest 5G extrémité de tête à base de radio-distale, quatre fois plus que l'élément radio en cours 16 de la bande passante du nanomètre qui seront fournis; l'automobile, largement utilisé dans les domaines scientifique, médical, l'aérospatiale et de la défense et les marchés de l'électronique grand public, recevra un gain de performances important et une plus grande efficacité de puissance. il y a un noyau complet dans ACAP l'architecture nouvelle génération de FPGA, qui se lie à des modules de mémoire répartis et matériel DSP programmable, le SoC plus d'un noyau, et une ou plusieurs, comprenant en outre programmable par logiciel la ACAP pour le module de commande de puce de sécurité et de gestion de l'alimentation programmable matérielle un contrôleur de mémoire, le bus prend en charge des accélérateurs d'architecture d'interconnexion cohérente de cache (CCIX) interface PCIe et le contrôleur Ethernet multimode, une interface E / S programmable et un séquenceur, et certains ont également un élément de mémoire à grande largeur de bande ou programmable ADC et DAC. Les développeurs de logiciels peuvent également utiliser des outils FPGA, la programmation du niveau RTL.
