ASICは、具体的な目的のために設計された集積回路のチップであり、特定の目的および設計のために設計された機能固有のAI最適パワーチップは、GPUとFPGAの柔軟性と異なっている、カスタマイズされたASICを製造一度変更することができません、高い初期コスト、長い開発サイクルは、エントリへの高い障壁を作る。現在、AIアルゴリズムと良い夢のチップ開発でのほとんどは、このようなGoogleのTPUとして関与真の巨人を、来ます。
マシン学習トレーニングやディープニューラルネットワークを加速するために現在利用可能なメインチップ技術には、ASICチップ、グラフィックスプロセッシングチップ（GPU）、フィールドプログラマブルロジックゲートアレイ（FPGA）チップ、中央処理装置（CPU）などがあります。 4つのタイプのチップ技術は、AIと機械学習をサポートする上で、それぞれ独自の長所と短所を持っています。GPUは技術的にはマッピングアルゴリズムの処理に使用されるASIC技術ですが、ASICチップはGPUの命令セットとリソースライブラリを提供できる。ローカルに格納されたデータを処理するために使用できるスタイリングは、多くの並列アルゴリズムのアクセラレータのようなものです。
ASICチップ
ASIC技術はまた、高速な処理速度の利点を持っているものの、基本的にはGPUは、非常に高速かつ比較的柔軟性があるが、ASICチップの開発に弾性が比較的不足、ASICチップを置くために必要な資源と労力を設計します多くは十数十億ドルの何百万人ものかさえもの費用がかかるする必要があり、そしてエンジニアのチームを設定する必要があり、低コストではない、それは非常に多額の投資を示しており、ASICチップも常に新しい技術やプロセスレベルに追いつくためにアップグレードする必要があり、プラスになりますASICチップの設計者が既に開発プロセスの初期段階ではその論理を固定していたので、新しいアイデアがAIのように急速に進化する分野であっ出現している場合は、ASICチップはこれに迅速に対応することができなくなり、一方のFPGAテクノロジは、そのために再プログラムすることができ新しい機能を実行する。
脳のようなチップは、人間の脳の情報処理方法を利用して学習し、非構造化情報のリアルタイム処理に適しており、学習能力を備えた超低消費電力チップであり、人工知能に近いものです。 TPU1は従来のGPUの14〜16倍、NPUはGPUの118倍です.Cambrianは外部アプリケーションを公開しています。命令セットは、ASICが将来のAIチップの中核となることが期待されています。
理論的には、これは当てはまりますが、実際には、OEMは誰ですか？
ファンドリー側を見ると、世界中に多くのファウンドリがいますが、難しさが非常に高いため、AIシングルパッケージシステムを製造できるメーカーは少なく、TSMC、Samsung、Glofのすべてがリストに入っています。
だから、どのベンダーがAIシングルパッケージシステムを設計していますか？
あなたは、単一のパッケージシステム内の複数のコンポーネント間の重要なタスクを実行するために（例えばHBM2物理層インターフェイスと高速SERDESなど）のベンダーがキーIPを統合しているとデザインが必要本当に良い2.5Dを調べる必要があります。HBM2 PHYと高速のSerDesモジュールセックスコミュニケーション：これらはアナログデザインにおいて非常に厳しい課題です。ASICベンダーからIPを購入することで、リスクを最小限に抑えることができます。
これらの分野に特化したASICベンダーはあまり多くありませんが、これらのASICベンダーは人工知能市場の爆発的な成長の恩恵を受けるでしょう。