एएसआईसी एकीकृत परिपथ विशेष रूप से उद्देश्य, समारोह के विशिष्ट ऐ इष्टतम शक्ति एक विशिष्ट प्रयोजन और डिजाइन के लिए डिज़ाइन किया चिप के लिए बनाया गया के लिए एक चिप है GPU और FPGA लचीलापन से अलग है, अनुकूलित एएसआईसी एक बार बदला नहीं जा सकता निर्मित , उच्च प्रारंभिक लागत, लंबे समय से विकास चक्र प्रवेश के लिए उच्च बाधाओं को बना देता है। वर्तमान में, ऐ एल्गोरिदम और अच्छे सपने की चिप विकास के साथ सबसे सच्चा जैसे गूगल के TPU के रूप में शामिल दिग्गज, आते हैं।
वर्तमान में मशीन सीखने और एक ASIC चिप, ग्राफिक्स चिप (GPU) सहित मुख्य तंत्रिका नेटवर्क चिप प्रौद्योगिकी, की गहराई, क्षेत्र प्रोग्रामेबल लॉजिक गेट सरणी (FPGA) चिप, और एक सेंट्रल प्रोसेसिंग यूनिट (सीपीयू) के प्रशिक्षण में तेजी चार प्रकार, के लिए उपलब्ध है जो 4 क्षेत्र में छेड़छाड़ आधारित चिप प्रौद्योगिकी है और फायदे और नुकसान का समर्थन ऐ और मशीन लर्निंग, जो कला एएसआईसी ड्राइंग प्रसंस्करण एल्गोरिदम में इस्तेमाल किया प्रौद्योगिकी, जिसमें अंतर एएसआईसी चिप अनुदेश सेट भंडार प्रदान करता है और GPU के लिए सक्षम बनाता में GPU है स्थानीय रूप से संग्रहीत जिससे किए शैली डाटा प्रोसेसिंग में इस्तेमाल किया जा सकता है, कई समानांतर एल्गोरिथ्म त्वरक की तरह की तरह।
एएसआईसी चिप
मूल रूप से GPU, बहुत तेजी से और अपेक्षाकृत लचीला है, हालांकि एएसआईसी प्रौद्योगिकी भी तेजी से प्रसंस्करण गति का लाभ दिया है, लेकिन अपेक्षाकृत एएसआईसी चिप के विकास में लोचदार की कमी, संसाधनों और प्रयास एक ASIC चिप डाल करने के लिए आवश्यक डिजाइन करने के लिए कई, करोड़ों या डॉलर के भी अरबों खर्च करना पड़ सकता है, और इंजीनियरों की एक टीम स्थापित करने के लिए की जरूरत नहीं है कम लागत, यह बहुत पर्याप्त निवेश पता चलता है, और ASIC चिप भी लगातार नई तकनीक और प्रक्रिया के स्तर के साथ रखने के लिए अपग्रेड करना होगा प्लस ASIC चिप डिजाइनरों पहले से ही विकास की प्रक्रिया में जल्दी उसके तार्किक तय था, इसलिए यदि कोई नया विचार कर रहे हैं ऐ, एएसआईसी चिप के इस तरह के तेजी से विकसित क्षेत्र में उभरने नहीं यह करने के लिए जल्दी से प्रतिक्रिया करने के लिए सक्षम हो जाएगा, दूसरे हाथ FPGA प्रौद्योगिकी इसलिए किया जा सकता है फिर से कार्यक्रम एक नया कार्य करने के लिए
ASIC चिप का एक अन्य भविष्य के विकास मस्तिष्क की तरह है। ब्रेन चिप neuromorphic इंजीनियरिंग आधारित है, अल्ट्रा कम बिजली चिप, कृत्रिम बुद्धि के करीब सीखने की क्षमता के साथ मानव मस्तिष्क सूचना संसाधन, असंरचित जानकारी के वास्तविक समय प्रसंस्करण के लिए उपयुक्त है, जिस तरह से से सीख लक्ष्य की वजह से पूरी तरह से प्रासंगिक तंत्रिका नेटवर्क एल्गोरिदम पर लागू होते हैं, एएसआईसी प्रदर्शन और बिजली की खपत GPU FPGA तुलना में बेहतर है, TPU1 14-16 बार पारंपरिक GPU का प्रदर्शन है, NPU 118 बार GPU है। कैम्ब्रियन प्रकाशित बाहरी आवेदन अनुदेश सेट, यह उम्मीद है कि एएसआईसी भविष्य एआई चिप्स का मूल होगा।
सिद्धांत रूप में, यह सच है, लेकिन वास्तविकता यह है कि OEM कौन करेगा?
, ढलाई पक्ष को देखो वैश्विक ढलाई का एक बहुत देखते हैं, लेकिन क्योंकि भी मुश्किल है, एक एकल पैकेज ऐ प्रणालियों कई निर्माताओं नहीं हैं उत्पादन कर सकते हैं, TSMC, GLOBALFOUNDRIES और सैमसंग सूची में हैं।
तो, कौन सा विक्रेता एक एकल पैकेज सिस्टम डिजाइन कर रहे हैं?
आप वास्तव में अच्छा 2.5 D जो विक्रेताओं कुंजी आईपी एकीकृत किया है और डिजाइन के लिए आवश्यक (जैसे HBM2 भौतिक परत इंटरफेस और उच्च गति SerDes के रूप में) देखने की जरूरत है। HBM2 PHY और उच्च गति SerDes मॉड्यूल एक एकल पैकेज प्रणाली के भीतर कई घटकों के बीच महत्वपूर्ण कार्य करने के लिए एनालॉग डिज़ाइन में ये चुनौतियां चुनौतियां हैं। एएसआईसी विक्रेता से आईपी खरीदना जोखिम को कम कर सकता है
ASIC विक्रेता इन क्षेत्रों में माहिर हैं ज्यादा नहीं है, लेकिन क्योंकि कृत्रिम बुद्धि बाजार के विस्फोटक वृद्धि दिखाई दे सकते हैं, इसलिए इन एएसआईसी निर्माताओं को लाभ होगा।