ในทศวรรษที่ผ่านมาซอฟต์แวร์โอเพนซอร์สเทคโนโลยีได้กลายเป็นตัวเร่งปฏิกิริยาที่ใหญ่ที่สุดในโลก. ตอนนี้พลังของการพัฒนาโอเพนซอร์สได้นำเสรีภาพในการสร้างชุมชนนอกจากนี้ยังได้ตั้งหลักในโลกฮาร์ดแวร์. จะด้วยเหตุผลเหล่านี้ RISC-V วอน ความนิยมสูง. ด้านล่างเราจะมาแนะนำ RISC-V และโอกาสที่จะนำและวิธีการที่ CEVA ช่วยเหลือ chipmakers ทำให้การใช้งานเต็มรูปแบบของพวกเขา
RISC-V คืออะไร?
RISC-V เป็นสถาปัตยกรรมแบบเปิดชุดคำสั่ง (ISA) สร้างสรรค์พัฒนาโดยกรมมหาวิทยาลัยวิทยาศาสตร์คอมพิวเตอร์ California, Berkeley. มันขึ้นอยู่กับความนิยมลดลงชุดคำสั่ง (RISC) และ ARM, MIPS และธุรกิจอื่น ๆ ทั่วไปสถาปัตยกรรมหน่วยประมวลผลแบบเดียวกัน .
RISC-V ตั้งแต่ปี 2010 ได้เติบโตขึ้นในขณะนี้เป็นโครงการความร่วมมือขนาดใหญ่ทั่วโลกในหลายมหาวิทยาลัยและอุตสาหกรรม. ความสอดคล้องของมันคือ RISC-V มูลนิธิที่ไม่แสวงหากำไร (https://riscv.org /) รับประกันไม่เพียงนำทางข้อกำหนดของ ISA แต่ยังมีบทบาทในการเป็นเครื่องมือทางการตลาดเพื่อส่งเสริม RISC-V
จำเป็นต้องชี้แจงว่าสถาปัตยกรรมชุดคำสั่ง RISC-V เช่นเดียวกับชื่อของมันคือข้อกำหนดสถาปัตยกรรมชุดคำสั่งไม่ใช่การออกแบบตัวประมวลผลเฉพาะเจาะจงเริ่มจากสถาปัตยกรรมชุดคำสั่ง open source ทีมนักวิชาการและอุตสาหกรรมจำนวนมากได้สร้างหลายชุด การออกแบบที่แตกต่างกันของหน่วยประมวลผล แต่สาระสำคัญคือภาษาเดียวกัน. แนะนำอย่างรวดเร็วของเว็บไซต์ RISC-V มูลนิธิแสดงข้างต้นเป็นจำนวนมากในการประมวลผลจากการออกแบบหน่วยประมวลผลที่สมบูรณ์แบบโอเพนซอร์สเช่นจรวด Orca และ PULPino , สำหรับ บริษัท ที่ผลิตแกนโปรเซสเซอร์เชิงพาณิชย์เช่น SiFive, Codasip, Andes และ Cortus
โปรเซสเซอร์เหล่านี้บรรลุหลากหลายมากจากหน่วยประมวลผลสิ่งที่ง่ายในการประมวลผลแอพลิเคชันที่ใช้ Linux จะขึ้นอยู่กับการตั้งค่าทั่วไปของชุดคำสั่งเพื่อสะท้อนให้เห็นถึงเมื่อเทียบกับธุรกิจที่ปิดสำหรับ ISA, RISC-V ข้อได้เปรียบที่สำคัญคือความแตกต่างและเสรีภาพในการเลือกสามารถแทนที่ผู้จัดจำหน่ายโปรเซสเซอร์ได้โดยไม่ต้องมีปัญหาเรื่อง refactoring ของผลิตภัณฑ์
ฟรีดังนั้นต้องมีความเสี่ยงใช่มั้ย?
ณ จุดนี้จะระมัดระวังในการตรวจสอบสถานการณ์จริงปัจจัยประมวลผลของทางเลือกที่จะเห็นผลกระทบต่อการออกแบบผลิตภัณฑ์ใหม่. เช่นเดียวกับที่สุดการตัดสินใจออกแบบเกี่ยวข้องกับหลายปัจจัยทางเทคนิคและเชิงพาณิชย์บางแห่งซึ่งจะขึ้นอยู่กับเป้าหมายที่ยากขึ้นอยู่กับจำนวนของยาก เชิงปริมาณ
หุ้นเทคนิคชัดเจนในตัวเอง: หน่วยประมวลผลที่มีแรงม้าพอที่จะรองรับการขยายระบบในผลิตภัณฑ์ในอนาคตเพื่อให้ตรงกับพลังงานซองจดหมายไปตามระดับที่ต้องการการรักษาความปลอดภัยที่มีอยู่ไม่คุ้นเคยซอฟแวร์การพัฒนาสภาพแวดล้อม / การแก้จุดบกพร่องที่เป็นมิตร ผู้ใช้สามารถรับมรดกก่อนฐานรหัส. ในเชิงพาณิชย์เพื่อพิจารณาค่าใช้จ่ายดังกล่าวเป็นพื้นที่ (รวมถึงจำนวนประตูและขนาดหน่วยความจำ) ค่าภาคหลวงและค่าธรรมเนียมใบอนุญาตตลอด. ก็ควรพิจารณาปัจจัยด้านธุรกิจอื่น ๆ รวมทั้งผู้ขายล็อคอินและการรับประกัน การชดเชยภาระผูกพันในการรายงานทางธุรกิจสิทธิ์ทางกฎหมายในการเปลี่ยนแปลง ฯลฯ
การปัจจัยทั้งหมดเหล่านี้ออกแบบส่วนใหญ่มักจะนำมาใช้เป็นตัวเลือก 'ปลอดภัย' มักจะมีธุรกิจของตัวประมวลผลที่เป็นกรรมสิทธิ์และมักจะถูกผูกไว้กับชุดที่ใช้ก่อนหน้า. แต่ในระดับยุทธศาสตร์หลาย บริษัท เลือกที่จะ จำกัด การเพิ่มขึ้นของ แต่ธุรกิจที่มีประสิทธิภาพเสริมสร้างผู้ให้บริการประมวลผล IP ไม่สบายใจ. คนต้องการเสรีภาพในเชิงพาณิชย์มากขึ้นที่จะทำลายการเรียนการสอนล็อคปิดชุดซึ่งไม่เพียง แต่จะทำให้ความรู้สึกค่าใช้จ่ายในการออกใบอนุญาตและพระบรมวงศานุวงศ์ลิขสิทธิ์ แต่ยังเอื้อต่อการสร้างความแตกต่าง
ความต้องการนี้จะทำให้ RISC-V แล่นเรือใบ. RISC-V มาเปิดสถาปัตยกรรมชุดคำสั่งสำหรับ บริษัท ชิปเพื่อให้เป็นตัวจริงนอกเหนือจากตัวเลือกในเชิงพาณิชย์สามัญหลีกเลี่ยงการกลยุทธ์ความเสี่ยงที่มากเกินไปเช่นเดียวกับลินุกซ์, FreeRTOS และหลายอื่น ๆ มาเปิด RTOS ในทางเลือกที่ไม่มีปัญหาในวันนี้เพื่อระบบปฏิบัติการเชิงพาณิชย์ในการประมวลผลที่ฝังตัวขนาดเล็กที่ใช้ในอุปกรณ์โดยเฉพาะอย่างยิ่งสิ่งที่ผู้บริโภคเหล่านั้นตัวเลือกนี้เป็นจริงมาก. หลายคนรู้จักกันดี บริษัท ชั้นนำรวมทั้ง Western Digital และ NVIDIA ได้ประกาศอย่างเปิดเผย ด้วยความตั้งใจของตัวเองถึงแม้ว่าการผลิตขนาดใหญ่ได้ดำเนินการมาแล้ว บริษัท อื่น ๆ กำลังประเมิน RISC-V ซึ่งบางส่วนล่อลวงการออกแบบขั้นสูง
ประสบการณ์ CEVA ใน RISC-V ของ
เช่นเดียวกับ บริษัท เหล่านี้ CEVA ได้รับการดึงดูดโดยศักยภาพของ RISC-V โดยเฉพาะอย่างยิ่ง RivieraWaves ของ Wi-Fi และบลูทู ธ IP ผลิตภัณฑ์ของเรา. เทคโนโลยีการสื่อสารเหล่านี้จำเป็นต้องมีหน่วยประมวลผลขนาดเล็กดำเนิน protocol stack เป้าหมายของเราคือการสร้างก่อนรวม แพลตฟอร์มอ้างอิงการสนับสนุนลูกค้าของเรามีอิสระในการเลือกโปรเซสเซอร์. เนื่องจากสถาปัตยกรรม IP ที่ออกแบบมาเพื่อตอบสนองการดำเนินงานที่ต่ำเป็นพิเศษพลังงานแม้สำหรับการกำหนดค่าเครือข่ายขั้นสูงแบบไร้สายสำหรับความต้องการของหน่วยประมวลผลแรงม้านอกจากนี้ยังอ่อนมาก. สั้น ๆ เราต้องตรรกะ ขนาดเล็กจำนวนประตูประสิทธิภาพการใช้พลังงานสูงโปรเซสเซอร์ผู้ใหญ่รวมทั้งสภาพแวดล้อมการพัฒนาซอฟต์แวร์เชิงพาณิชย์ที่คุ้นเคยรหัสอาจสร้างการประหยัดการออกแบบหน่วยประมวลผลกระชับพื้นที่ต้องง่ายต่อการปรับใช้ (ความเร็วเต็ม) บน FPGA และ ASIC / ASSP ก็ต้อง มีกรอบกฎหมายที่เข้ากันได้กับใบอนุญาตประกอบธุรกิจ IP ของเรา
เราเลือก RISC-V ในประตูหลัก 20K ประมวลผลของขนาดนี้สามารถเข้าถึง 2.44 Coremark / MHz ผลดีและความต้องการฮาร์ดแวร์อย่างสอดคล้องกับประสิทธิภาพการทำงานและรหัสความหนาแน่นของเราภายในการทดสอบผลการแสดงเราได้มาถึงตราไว้หุ้นละชั้น หน่วยประมวลผลระดับ. ความสำคัญเท่าเทียมกันเป็นประสบการณ์ของเราเป็นระบบที่สมบูรณ์รังเพลิง RISC-V ต้องพยายามน้อยมาก. Wifi ในแพลตฟอร์มที่มีความซับซ้อนมากขึ้นตัวอย่างเช่นแทนที่ด้วยหน่วยประมวลผล RISC-V ฝังตัว ประมวลผลเชิงพาณิชย์เราใช้เวลาเพียงสัปดาห์เพื่อให้บูรณาการ, การจำลองและการสร้าง FPGA ใหม่ไฟล์ไบนารีเพื่อให้บรรลุแพลตฟอร์มสาธิต RivieraWaves Wi-Fi ที่สมบูรณ์. นอกจากนี้ซอฟต์แวร์โปรโตคอลที่มีอยู่มีจำนวนของกระบวนการทางธุรกิจที่แตกต่างกัน มันเป็นเรื่องที่ดำเนินการเกี่ยวกับการพัฒนาและการใช้งานในรังเพลิงแพลตฟอร์ม RISC-V ใช้เวลาเพียงสองสัปดาห์รวมถึงการย้ายการทดสอบและการตรวจสอบระดับระบบ. นี้ไม่แปลกใจขอบคุณที่คุ้นเคย GNU GCC / GDB ดีบักและเรียบเรียง LLVM / สิ่งแวดล้อม
โดยรวมแล้วโครงการนี้ประสบความสำเร็จอย่างมาก RISC-V บรรลุข้อผูกพันอย่างแท้จริง CEVA เป็นสมาชิกใหม่ของ RISC-V Foundation และยินดีที่จะให้บริการโครงสร้างพื้นฐาน RISC-V เพื่อใช้เป็นแพลตฟอร์มในการดำเนินงาน Wi-Fi และของเรา บลูทู ธ IP แกนหนึ่งตัวเลือก