За последние десять лет программное обеспечение с открытым исходным кодом стало самым большим катализатором в мире технологий. Теперь мощь открытого источника привела к свободному развитию, а сформированное сообщество также закрепилось в аппаратном мире. Именно по этим причинам RISC-V выиграл Очень высокая популярность. Ниже приводится информация о RISC-V и возможностях, которые она приносит, и о том, как CEVA помогает производителям чипов в полной мере использовать их.
Что такое RISC-V?
RISC-V является открытой архитектурой набора инструкций (ISA), первоначально разработанной Отделом компьютерных наук в Калифорнийском университете в Беркли. Он основан на популярном наборе сокращенных инструкций (RISC), а также ARM, MIPS и других распространенных коммерческих процессорных архитектурах. ,
С тех пор, как RISC-V начался в 2010 году, он теперь превратился в огромный глобальный проект сотрудничества, охватывающий несколько университетов и отраслевых секторов. Его согласованность обеспечивается некоммерческим Фондом RISC-V (https://riscv.org /) Гарантировано руководство как спецификацией ISA, так и роль механизма рынка для продвижения RISC-V.
Необходимо уточнить, что архитектура набора команд RISC-V, так же как и его имя, является спецификацией архитектуры набора команд, а не конкретным дизайном процессора. Начиная с архитектуры набора инструкций с открытым исходным кодом многие академические и отраслевые команды создали множество Разнообразные процессоры, но по существу все одинаковые языки. Быстрый просмотр веб-сайта RISC-V Foundation, который показывает большое количество реализаций процессора, от полного дизайна с открытым исходным кодом, такого как Rocket, Orca и PULPino , Компаниям, выпускающим коммерческие процессорные ядра, такие как SiFive, Codasip, Andes и Cortus.
Эти процессоры имеют широкий спектр реализаций - от простых процессоров IoT до процессоров приложений под управлением Linux, основанных на общем наборе инструкций, что отражает тот факт, что RISC-V является закрытым коммерческим ISA. Основные преимущества, а именно дифференциация и свобода выбора, могут заменить поставщиков процессоров без боли рефакторинга продуктов.
Бесплатно, так что риск должен быть, не так ли?
В этом отношении разумно смотреть на реальную ситуацию и смотреть на факторы, которые влияют на выбор процессора в дизайне новых продуктов. Как и в большинстве проектных решений, задействованы многие технические и коммерческие факторы, некоторые из которых основаны на жестких показателях, а некоторые из них основаны на трудностях. Количественные аспекты.
Технические индикаторы самоочевидны: в том числе процессор имеет достаточную мощность для поддержки масштабируемости последующих продуктов, независимо от того, соответствует ли он мощности конверта, соответствует ли он требуемому уровню безопасности и существует ли дружественная и знакомая среда разработки / отладки программного обеспечения, Может ли пользователь наследовать предыдущую базу кода. Коммерчески учитывайте такие затраты, как площадь (включая размеры ворот и памяти), роялти и весь лицензионный сбор. Также рассматриваются другие бизнес-факторы, включая блокировку поставщиков, гарантии и Компенсация, обязательства по представлению отчетности, юридические права на внесение изменений и т. Д.
Учитывая все эти факторы, большинство проектов, как правило, принимают «безопасный» вариант, обычно используя запатентованный коммерческий процессор, и часто привязаны к ранее используемой серии. Однако на стратегическом уровне многие компании все чаще ограничивают выбор. Усиленные, но мощные коммерческие поставщики IP-процессоров непросто. Люди стремятся к большей коммерческой свободе, нарушая локаут закрытых наборов инструкций, а не только значимые с точки зрения лицензирования и авторских прав, но также способствуют дифференциации.
Это требование делает RISC-V установленным парусом. Архитектура набора инструкций с открытым исходным кодом RISC-V предоставляет чип-компаниям реалистичную альтернативу обычным бизнес-параметрам и позволяет избежать чрезмерно стратегических рисков, таких как Linux, FreeRTOS и многие другие ОСРВ с открытым исходным кодом. Вероятно, альтернатива коммерческим операционным системам сегодня. Особенно на небольших встроенных процессорах, используемых в потребительских устройствах IoT, этот выбор очень реалистичен. Многие известные топ-компании, включая Western Digital и Nvidia, публично объявили С его собственными намерениями уже проводилось даже крупномасштабное производство. Другие компании оценивают RISC-V, некоторые из которых тайно начали продвигать проекты.
Опыт CEVA в RISC-V
Как и эти компании, CEVA привлекает потенциал RISC-V, особенно наших продуктов RivieraWaves Wi-Fi и Bluetooth IP. Эти коммуникационные технологии требуют небольшого процессора для выполнения стека протоколов. Наша цель - создать предварительно интегрированный Эталонная платформа позволяет нашим клиентам свободно выбирать процессоры. Поскольку архитектура IP спроектирована для работы с ультранизким энергопотреблением, даже с использованием передовой конфигурации беспроводной сети, спрос на процессорную мощность также очень скромный. Короче говоря, нам нужна логика. Благодаря нескольким воротам, высоким коэффициентам энергоэффективности, зрелости процессора и знакомой коммерческой среде разработки программного обеспечения, можно создавать компактный код с экономией площади. Конструкция процессора должна быть легко разворачиваться (полноскоростная работа) на FPGA и ASIC / ASSP, она должна Существует правовая основа, совместимая с нашими авторизованными службами IP.
Мы выбрали процессорное ядро RISC-V порядка 20K, что может обеспечить хорошую производительность 2,44 Coremark / MHz и точно соответствовать требованиям к оборудованию. Наши результаты внутренней работы и интенсивный анализ кода показывают, что мы достигли первоклассных плечом к плечу Процессорный уровень. Также важно, что, по нашему опыту, усилия, необходимые для подключения полной системы к RISC-V, очень малы. Возьмите пример более сложной платформы Wifi и замените ее встроенным процессором RISC-V. Коммерческий процессор, мы потратили всего одну неделю на интеграцию, смоделировали и создали новые исполняемые файлы FPGA, чтобы реализовать демонстрационную платформу RivieraWaves, полную демо-платформу Wi-Fi. Кроме того, существующее программное обеспечение протокола было обработано в нескольких различных коммерческих процессах. Для разработки и развертывания на устройстве потребовалось всего две недели, чтобы перейти на платформу RISC-V, включая перенос, тестирование и проверку на уровне системы. Это неудивительно, благодаря знакомому отладчику GNU GCC / GDB и компиляции LLVM / Окружающая среда.
В целом, этот проект был большим успехом. RISC-V действительно выполнил свое обязательство. CEVA теперь является новым членом Фонда RISC-V и рада предоставить инфраструктуру RISC-V в качестве платформы для проведения наших Wi-Fi и Ядро Bluetooth IP один вариант.