در دهه گذشته، نرم افزار منبع باز تبدیل به بزرگترین فن آوری کاتالیزور در جهان است. در حال حاضر قدرت از توسعه منبع باز به ارمغان آورده است آزادی را برای تولید جامعه نیز جای پایی در جهان سخت افزاری به دست آورید. به این دلایل است، RISC-V وون محبوبیت بالا. زیر ما RISC-V و فرصت آن را به ارمغان می آورد، و چگونه CEVA تراشه سازان کمک استفاده کامل از آنها را معرفی می کنیم.
RISC-V چیست؟
RISC-V یک معماری مجموعه دستورالعمل باز (ISA)، در اصل توسط وزارت علوم کامپیوتر دانشگاه کالیفرنیا، برکلی توسعه یافته است. این است که در محبوب کاهش مجموعه دستورالعمل (RISC)، و ARM و Imagination و دیگر کسب و کار مشترک معماری پردازنده مشابه بر اساس .
RISC-V از سال 2010، در حال حاضر به پروژه های همکاری جهانی بزرگ در سراسر دانشگاه های متعدد و صنعت رشد کرده است. قوام آن RISC-V بنیاد، یک سازمان غیر انتفاعی (https://riscv.org است /) تضمین، هر دو برای هدایت اساسی معماری مجموعه دستورالعملها (ISA) مشخصات، بلکه نقش موتورهای بازار برای ترویج RISC-V را بازی کند.
برای روشن RISC-V معماری مجموعه دستورالعمل، به عنوان نام آن، یک مجموعه دستورالعمل مشخصات معماری، به جای یک طراحی پردازنده خاص شروع از منبع باز معماری مجموعه دستورالعمل است، بسیاری از تیم دانشگاهی و صنعت ایجاد بیش از طرح های مختلف از پردازنده، اما جوهر همان زبان است. یک تور سریع وب سایت RISC-V بنیاد، نشان داده میشود. تعداد زیادی از پردازنده ها، از یک منبع باز طراحی پردازنده کامل، مانند موشک، نهنگ قاتل و PULPino برای شرکت هایی که هسته پردازنده های تجاری مانند SiFive، Codasip، Andes و Cortus را تولید می کنند.
این پردازنده دستیابی به طیف بسیار گسترده ای، از پردازنده چیزهای کوچک و ساده به پردازنده نرم افزار سیستم عامل لینوکس، در یک مجموعه مشترک از مجموعه دستورالعمل بر اساس، به منعکس کننده در مقایسه با یک کسب و کار بسته برای ISA، RISC-V مزایای کلیدی، یعنی تمایز و آزادی انتخاب، می تواند جایگزین فروشندگان پردازنده بدون درد رفع تأثیر محصول شود.
رایگان، پس باید خطر باشد، درست است؟
در این مرحله، آن را محتاطانه به بررسی وضعیت واقعی، عوامل پردازنده از انتخاب برای دیدن تاثیر طراحی محصول جدید است. همانطور که با بسیاری تصمیم گیری های طراحی، شامل بسیاری از عوامل فنی و تجاری، که برخی از آنها در اهداف سخت است، بر اساس تعدادی از مشکل جنبه های کمی
شاخص های فنی بدیهی: یک پردازنده با اسب بخار کافی برای حمایت از مقیاس پذیری در محصولات آینده برای مطابقت با قدرت پاکت، با سطح مورد نیاز از امنیت، یک نرم افزار با محیط آشنای توسعه / اشکال زدایی دوستانه وجود ندارد، کاربران می توانند قبل پایه کد در نظر گرفتن هزینه های مانند منطقه (از جمله تعدادی از دروازه ها و اندازه حافظه)، حق امتیاز و هزینه مجوز در سراسر ارث می برند. تجاری. آن را نیز باید عوامل در نظر حوزه کسب و کار دیگر، از جمله فروشنده قفل در، و تضمین جبران خسارت، وظایف گزارشگری کسب و کار، حق قانونی برای ایجاد تغییرات و غیره
با در نظر گرفتن تمام این عوامل، اغلب طرح ها اغلب گزینه "امن" را استفاده می کنند، معمولا با استفاده از یک پردازنده اختصاصی تجاری، و اغلب به یک سری قبلا استفاده می شوند. با این حال، در سطح استراتژیک، بسیاری از شرکت ها به طور فزاینده ای محدودیت انتخاب را دارند. اما قدرتمند کسب و کار افزایش ارائه دهندگان پردازنده IP مضطرب. مردم می خواهند آزادی و تجاری تر برای شکستن بسته مجموعه دستورالعمل قفل، که نه تنها حس می کند در صدور مجوز و حق امتیاز کپی رایت اتهامات، بلکه به تمایز منجر.
این تقاضا باعث می شود قایقرانی RISC-V. RISC-V منبع باز معماری مجموعه دستورالعمل برای شرکت تراشه به ارائه یک گزینه واقع بینانه، فراتر از گزینه عادی تجاری، جلوگیری از گرفتن استراتژی ریسک بیش از حد، درست مثل لینوکس، FreeRTOS و بسیاری دیگر از منبع باز RTOS در جایگزین بی چون و چرای امروز به سیستم عامل های تجاری بر روی پردازنده تعبیه شده کوچک استفاده می شود در این دستگاه ها همه چیز مصرف کننده خاص، این گزینه بسیار واقعی است. بسیاری از شرکت های پیشرو شناخته شده، از جمله وسترن دیجیتال و NVIDIA، علنا اعلام کرد با اهداف خود، حتی در مقیاس بزرگ تولید شده است انجام شده است. شرکت های بیشتر ارزیابی RISC-V، که برخی از آنها مخفیانه طرح های پیشرفته آغاز شده است.
تجربه CEVA با RISC-V
مانند این شرکت ها، CEVA توسط پتانسیل RISC-V جلب شده است، به خصوص RivieraWaves ما را از محصولات Wi-Fi و بلوتوث IP. این فن آوری های ارتباطی نیاز به یک پردازنده کوچک انجام پشته پروتکل، هدف ما این است برای ایجاد یک پیش یکپارچه پلت فرم مرجع، حمایت از مشتریان خود آزادی انتخاب پردازنده. از آنجا که معماری IP طراحی شده برای دیدار با عملیات فوق العاده کم قدرت، حتی برای پیکربندی پیشرفته شبکه های بی سیم برای تقاضای پردازنده اسب بخار نیز بسیار خفیف است. به طور خلاصه، ما نیاز به منطق تعداد کمی از دروازه، بهره وری انرژی بالا، پردازنده بالغ، به علاوه یک تجاری نرم افزار محیط توسعه آشنا، کد ممکن است یک منطقه جمع و جور طراحی صرفه جویی در پردازنده تولید باید آسان به استقرار (سرعت کامل) بر روی FPGA و ASIC / ASSP، باید یک چارچوب قانونی سازگار با خدمات مجاز IP ما وجود دارد.
ما در بر RISC-V در 20K پردازنده درب هسته ای با این عظمت را انتخاب کرد، می توانید 2.44 Coremark / مگاهرتز نتایج خوب و سخت افزار مورد نیاز به طور کامل با عملکرد و کد تراکم ما در داخل آزمون نتایج نشان می دهد سازگار رسیدن، ما در سطح همتراز رسیده پردازنده سطح. به همان اندازه مهم تجربه ما، یک سیستم کامل منتقل شده به RISC-V است مورد نیاز تلاش بسیار کمی. فای در یک پلت فرم های پیچیده تر، به عنوان مثال، جایگزین با پردازنده های جاسازی شده RISC-V پردازنده های تجاری، ما تنها یک هفته صورت گرفت برای تکمیل ادغام، شبیه سازی و ایجاد یک FPGA جدید فایل های باینری، برای رسیدن به یک RivieraWaves از Wi-Fi پلت فرم نسخه ی نمایشی کامل. علاوه بر این، نرم افزار از پروتکل های موجود است که تعدادی از فرآیندهای کسب و کار مختلف از آن است که در توسعه و به کارگیری منتقل شده به پلت فرم RISC-V انجام گرفت تنها دو هفته، از جمله پورت، تست، و تایید در سطح سیستم. این جای تعجب نیست، به لطف آشنا گنو شورای همکاری خلیج فارس / GDB Debugger و کامپایلر LLVM / محیط زیست
به طور کلی، این پروژه بود، یک موفقیت بزرگ، RISC-V واقعا برآورده تعهد آن است. CEVA در حال حاضر عضو جدید بنیاد RISC-V است، خوشحال و برای ارائه پلت فرم RISC-V عنوان پایه و اساس ما Wi-Fi مجهز است و یک گزینه برای هسته بلوتوث IP.