過去十年間では、オープンソースソフトウェアは、世界最大の触媒技術となっています。今、オープンソース開発のパワーがコミュニティを生成するために自由をもたらした、ハードウェアの世界で足場を得る。それは、これらの理由のためである、RISC-Vウォン高い人気。我々はRISC-Vとそれがもたらす機会をご紹介します、そしてどのようにCEVAのヘルプ半導体メーカーは、それらをフルに活用する以下。
RISC-Vとは何ですか？
RISC-Vはもともとカリフォルニア大学バークレー校のコンピュータサイエンス大学の学部によって開発されたオープン命令セットアーキテクチャ（ISA）、である。これは、人気の縮小命令セット（RISC）、およびARM、MIPSおよび他の一般的なビジネス同じプロセッサアーキテクチャに基づいています。
RISC-Vは、2010年以来、今で複数の大学や業界全体の巨大なグローバルな協力プロジェクトに成長しました。その一貫性は、RISC-V財団、非営利（https://riscv.orgです/）ISA仕様を導くだけでなく、RISC-Vを促進するためのマーケティングエンジンの役割を果たすことを保証します。
明確なRISC-Vの命令セットアーキテクチャであるためには、その名の通り、命令セットアーキテクチャの仕様ではなく、オープンソースの命令セットアーキテクチャから始まる特定のプロセッサ設計で、学術及び産業のチームの多くは、より多くを作成しましたRocket、Orca、PULPinoなどの完全なオープンソースプロセッサ設計から、多数のプロセッサ実装を示すRISC-V Foundation Webサイトを簡単に見てみましょう。このようなSiFive、Codasip、アンデスとCortusとして、企業のプロセッサコアビジネスを生成します。
これらのプロセッサには、単純なIoTプロセッサからLinuxを実行するアプリケーションプロセッサまで、RISC-Vが商業用の閉じたISAであるという事実を反映して、共通の命令セットに基づいて幅広く実装されています。差別化と選択の自由という主な利点は、製品リファクタリングの苦労なしにプロセッサベンダーを置き換えることができます。
無料ですので、リスクがなければなりません、そうですか？
この時点で、新しい製品設計の影響を確認するための選択肢の実際の状況、要因のプロセッサを検討するのが賢明である。ほとんどの設計上の決定と同様に、困難の数に基づいて、ハードの目標に基づいており、そのいくつかの技術的および商業的要因の多くが含まれ定量的な側面。
テクニカル指標は自明です：包絡線電力を一致させるために、将来の製品にスケーラビリティをサポートするのに十分な馬力を持つプロセッサは、セキュリティの必要なレベルを満たしている、優しいお馴染みのソフトウェア開発/デバッグ環境はありません、ユーザーは、コードベースの前に継承することができます。商業（ゲート数やメモリサイズを含む）等面積などの費用を考慮することが、ロイヤルティ及びライセンス料全体に。それはまた、ベンダー・ロックイン、および保証などの要因、他の事業分野を、検討すべきです報酬、事業報告義務、法的な変更権など
これらすべての要因を考えると、ほとんどの設計は、多くの場合、通常、独自のプロセッサ事業と、「安全」オプションを採用し、多くの場合、以前に使用したシリーズと結合した。しかし、戦略的なレベルで、多くの企業が成長を制限することを選択しますしかし、強力なビジネス強化プロセッサIPプロバイダ不安。人だけでなく、ライセンスと著作権料料に理にかなって、閉じたロック命令セットを、破るために、より多くの商業的自由をしたいが、分化にも資します。
この需要は、RISC-Vのセーリングになる。現実的な選択肢を提供するために、チップの会社のためのアーキテクチャを設定RISC-Vオープンソースの命令は、通常の商業のオプションを超えて、過度のリスク戦略を取って避けるだけのlinux、FreeRTOSおよび他の多くのオープンソースRTOSのようにこれらの特定の物事の民生機器に使用される小型の組み込みプロセッサ上での商用オペレーティング・システムに、今日の誰もが認める代わりに、このオプションは非常に現実的である。ウェスタン・デジタルやNVIDIAなど、多くの有名大手企業は、公然と宣言しています彼らの意図、さらには大規模生産を持っている。多くの企業は、それらのいくつかは、秘密の高度な設計を開始した、RISC-Vを評価しています。
CEVAのRISC-Vでの経験
これらの企業と同様、CEVAは、RISC-Vの電位によってWi-FiとBluetoothのIP製品の、特に私たちのRivieraWavesを集めている。これらの通信技術は、小さなプロセッサを必要とするが、プロトコルスタックを実行し、私たちの目標は、事前統合作成することです。 IPのアーキテクチャは、超低消費電力動作に対応するように設計されているため、高度なワイヤレスネットワーク構成であっても、プロセッサの馬力に対する需要は非常に控えめです。 FPGAおよびASIC / ASSP上のコードは、プロセッサの設計を保存するコンパクトなエリアを生成することができ、ゲート数の少ない、高エネルギー効率、成熟したプロセッサに加え、おなじみの商用ソフトウェア開発環境、導入が容易でなければならない（フルスピード）、それがなければなりません認可されたIPサービスと互換性のある法的枠組みがあります。
我々はパークラスに達している、テスト結果は内部で、この大きさの20KプロセッサコアのドアにRISC-Vを選択した2.44のCoreMark / MHzのに良い結果に到達することができ、そして私たちのパフォーマンスとコード密度と完全に一致ハードウェア要件レベルのプロセッサ。同様に重要なは、私たちの経験、RISC-Vに必要な非常に少ない労力に移植され、完全なシステムです。より洗練されたプラットフォームでの無線LANは、例えば、組込みRISC-Vプロセッサに置き換え商用プロセッサは、我々は唯一の統合、シミュレーションを完了し、完全なRivieraWavesのWi-Fiのデモプラットフォームを実現するために、新しいFPGAバイナリファイルを作成するために一週間かかりました。加えて、既存のプロトコル・ソフトウェアは、さまざまなビジネス・プロセスの数を持っています移植、テスト、およびシステム・レベルの検証を含めわずか2週間を、取ったRISC-Vプラットフォームに移植開発と展開に行われる。これは驚くべきことではない、おなじみのGNU GCC / GDBデバッガおよびコンパイラLLVMのおかげで/環境。
CEVAはRISC-V Foundationの新メンバーとなり、Wi-Fiを実行するプラットフォームとしてRISC-Vインフラストラクチャを提供できることを嬉しく思っています。また、このプロジェクトは大きな成功でした。 Bluetooth IPコア1オプション。