ASMLリソグラフィー機は準備ができていません:サムスン/ TSMC / GF 7nm EUV異常ジストシア

まもなく、クアルコムは、サムスンの7nm製造、特に7nm LPP、EUV(極紫外線)技術の使用に基づいて、5Gベースバンド・スナップドラゴンチップの将来の統合を発表しました。

その後、三星(サムスン)は、2020年までに稼動する新しい7nm EUVプロセス製造工場であるHuachengに敷地を開設した。

一見、本格的に見えますが、実際には7nm EUVはまだ多くの技術的問題に直面しています。

最近のチップメーカーの会議でEETimesの開示によると、一部のベンダーは鋭い発言をした。

例えば、GlobalFoundries Researchの副社長George Gombaは次のように述べています。 250ワットのEUVリソグラフィを行うことができる唯一のASML(アスベスト)から入手可能な現金製品NXE-3400はまだ標準を満たしていません 彼らはサプライヤにEUVレチクルシステムを良好に検査し、フォトレジストを改善するように指示した。

単純な科学を行うためにここでのリソグラフィー。

リソグラフィは、シリコンウェーハ上にチップを形成するパターンをエッチングするプロセスである ウェーハは、フォトレジストと呼ばれる感光性材料でコーティングされ、次いで、ウェハをマスクを通して明るい光に露光する。マスクによって覆われた領域は、そのフォトレジスト層を保持し、紫外線に直接露光されるそれらは落ちるでしょう。

次いで、プラズマまたは酸を使用してウェハをエッチング(プラズマ)する。エッチング中、フォトレジストによって覆われたウェハの部分は保護され、酸化シリコンは残され、他はエッチングによって除去される。

明らかに、 小さな波長の光はより細かいディテールを作り出すことができます 現在の14nm製造ではなく、複数のパターン露光(複数のマスクおよび露光ステーション)を備えた、より狭い回路およびより小さなトランジスタなどのような、

しかし、より多くのステップでは、製造時間が長くなり、欠陥率が高くなるので、より短いUV光を技術的スケジュールに昇格させなければならない。

1990年代の初めから、チップ業界は、現在の193nmを置き換えるために(UV波長範囲は、10〜400nmである)13.5nmのEUVリソグラフィを使用することを検討してください 。EUV自体は、高強度のEUVを生成することは非常に困難であり、また、空気のような制限を有しており、容易にレンズ材料により吸収される。コンセンサス産業、 少なくとも250ワットのEUV商用光源パワー、インテルはまた、彼らは少なくとも1000ワットが必要と言った。

会議では、サムスン/ TSMCの研究者は、二つの厄介な問題リソグラフィーやエッチングを持って離れて不十分な地域の裂けにつながる、ショートや地域の過剰タイムアウトを起こすNXE-3400で明らかにしました。

現時点では、EUVリソグラフィー装置は20nmを超える欠陥サイズでは許容されるが、それでも対処が難しい。

2016 GoodChinaBrand | ICP: 12011751 | China Exports