La complejidad y el costo creciente de la forma de diseño de chips de nuevas empresas de hardware entran los obstáculos del mercado, estimado según diseño de chips, software y procesos son diferentes, un costo de los nuevos chips podría alcanzar los $ 120 millones, no sólo la competencia del mercado desfavorable, sino también la mercado de hardware dominado por unas pocas empresas. de acuerdo con el informe de la Plataforma a continuación, con el fin de animar a nuevas empresas y la competencia del mercado, la Defensa de Estados Unidos Agencia de Proyectos Avanzados (DARPA) y la Semiconductor Research Corporation para proporcionar $ 27,5 millones en fondos para la investigación, con la esperanza de diseño y proceso de fabricación populares, los costes necesarios para desarrollar la computación avanzada la complejidad del sistema. uno de la Universidad de Michigan ADA Center (centro de Aplicaciones de conducción Arquitecturas) programa dirigido por el director el profesor Valeria Bertacco del centro dijo que desarrollaría un plug and play Bertacco dijo que espera ver a los estudiantes universitarios recién graduados comenzar su propia empresa de hardware en solo cinco años, siempre y cuando se centren en las necesidades del algoritmo de una aplicación en particular, Puede crear una arquitectura de hardware de cálculo o pesada La operación eficiente del bloque acelerador utilizado para el cálculo. Bertacco representa, para su aplicación en sí, el diseño se centra en el algoritmo subyacente, cada vez que la eficiencia de funcionamiento de hardware de propósito especial diseñado para mejorar el chip común que varios órdenes de magnitud, el uso de este diseño de hardware en particular Actualmente se han producido, pero se puede tomar 10 años en aparecer soluciones maduras y eficientes. este enfoque puede aumentar el nivel de abstracción, es mayor que la profundidad de los problemas de diseño de chips de cronometraje y la tecnología de optimización de energía, desde la perspectiva del hardware Ver problemas de embalaje sean operativos es permitir, en lugar de un problema desde cero. reciente desarrollo de la fabricación de semiconductores y la ingeniería, por ejemplo, un intercalador de silicio de conexión diferentes procesos / características de funcionamiento de la matriz y empaquetados juntos materia 2.5D estas ideas para ayudar a lograr la futura compañía de chips puede producir procesadores de listo-núcleo y los aceleradores, cualquier persona puede comprar una de interposición, los fabricantes de chips aprovechar las economías de escala para participar en el diseño, el ahorro de cientos de miles o incluso millones de dólares en el costo. Bertacco señaló que para FPGA no aplicable y no puede aprovechar al máximo el campo especial de la eficiencia de la CPU, se aplica Múltiples tipos de aceleradores descargadas para ajustar método algoritmo compilador. Esta idea difumina los límites de hardware y software, queremos pensar en el nivel de aplicación, y considerar cómo el compilador puede aprovechar automáticamente aceleradores específicos de la aplicación para conseguir el rendimiento deseado. Bertacco dijo que el futuro estará definido por procesadores multiplex heterogéneos, y los aceleradores existentes definidos por aplicaciones y compiladores también funcionarán.
