پیچیدگی و افزایش قیمت فرم طراحی تراشه از راه اندازی سخت افزار وارد موانع بازار، برآورد با توجه به طراحی تراشه، نرم افزار و فرایند متفاوت هستند، یک هزینه از تراشه های جدید می تواند 120 میلیون $، نه تنها رقابت در بازار نامطلوب، بلکه رسیدن بازار سخت افزار تحت سلطه چند شرکت. بر اساس این گزارش بعد بستر های نرم افزاری، به منظور تشویق شرکت های جدید و رقابت در بازار، دفاع آمریکا آژانس پروژههای تحقیقات پیشرفته (DARPA) و شرکت تحقیقات نیمه هادی به ارائه 27.5 میلیون $ در بودجه پژوهش، امید به طراحی و فرآیند تولید محبوب، هزینه مورد نیاز برای توسعه پیشرفته پیچیدگی سیستم محاسبات. یکی از دانشگاه میشیگان مرکز ADA (مرکز نرم افزار رانندگی معماری) برنامه توسط مدیر پروفسور والریا Bertacco از مرکز منجر اعلام کرد که پلاگین و بازی توسعه سیستم های زیست محیطی، به منظور تشویق اتوماسیون، رباتیک و یادگیری ماشین مربوط به ایده های محاسباتی جدید. Bertacco ابراز امیدواری کرد که دیده می شود پنج سال پس از فارغ التحصیلان دانشگاه در این شرکت کسب و کار های سخت افزاری به عنوان تمرکز بر نیازهای الگوریتم برنامه خاص درگیر، به عنوان طولانی، آن است که ممکن است در ایجاد یا محاسبه مجدد معماری سخت افزار عملکرد کارآمد از بلوک شتاب دهنده مورد استفاده برای محاسبه. Bertacco نشان دهنده، برای استفاده از آن خود را، طراحی با تمرکز بر الگوریتم های زمینه ای، هر بار که بهره وری از سخت افزار برای مقاصد خاص طراحی شده برای افزایش تراشه مشترک از چندین مرتبه بزرگی، استفاده از این طراحی سخت افزار خاص در حال حاضر وجود داشته است، اما ممکن است 10 سال طول می کشد به نظر می رسد راه حل بالغ و کارآمد می باشد. این روش می توانید سطح از انتزاع را افزایش دهد، آن را بالاتر از عمق زمان و تراشه فن آوری بهینه سازی قدرت مسائل مربوط به طراحی است، از دیدگاه سخت افزار مشاهده مشکلات بسته بندی عملیاتی است که اجازه، به جای یک مشکل، از ابتدا. توسعه جدیدتر از تولید نیمه هادی و مهندسی، برای مثال، یک interposer سیلیکون اتصال فرآیندهای مختلف / ویژگی های عملیاتی از قالب و با هم هنر بسته بندی 2.5D خواهد چنین ایده برای کمک به دستیابی شرکت تراشه آینده می تواند پردازنده آماده هسته ای و شتاب دهنده تولید، هر کسی می تواند interposer خرید، تولید کنندگان تراشه را به استفاده از اقتصاد مقیاس به شرکت در طراحی، صرفه جویی صدها هزار یا حتی میلیون ها دلار در هزینه. Bertacco که برای NA FPGA و همچنین مناطق خاص می توانید استفاده کامل از عملکرد CPU را ندارد، آن قابل اجرا است انواع متعددی از شتاب دهنده های تخلیه تنظیم روش الگوریتم کامپایلر. این ایده تار مرزهای سخت افزار و نرم افزار، ما می خواهیم به در سطح برنامه فکر می کنم، و در نظر گرفتن چگونه کامپایلر به طور خودکار می تواند امکان استفاده از شتاب دهنده های نرم افزار خاص برای دستیابی به عملکرد مورد نظر. Bertacco گفت که در آینده، تعریف می شوند ناهمگن چند پردازنده، شتاب دهنده و برنامه های موجود و تعاریف کامپایلر نیز ممکن است یک نقش بازی کند.
