A complexidade do design de chips e o aumento dos custos estão dificultando a entrada de hardware no mercado. Estima-se que o custo de um novo chip pode chegar a US $ 120 milhões, dependendo do processo de design, software e processo de fabricação, não apenas uma concorrência de mercado desfavorável, mas também De acordo com a Next Platform, a DARPA e a Semiconductor Research Corporation, que fornecem US $ 27,5 milhões em financiamento de pesquisa para incentivar as empresas em fase de arranque e a concorrência no mercado, espero que o processo de concepção e fabricação E reduzir o custo ea complexidade do desenvolvimento de sistemas de computação avançados, um dos quais é liderado pelo Centro de Arquitetura de Condução de Aplicações, a professora Valeria Bertacco disse que o centro desenvolverá uma base de satélite Bertacco disse que espera que os estudantes universitários recém-formados iniciem sua própria empresa de hardware em apenas cinco anos, desde que se concentrem nas necessidades do algoritmo de uma determinada aplicação, Pode criar uma arquitetura de hardware de cálculo ou pesada Bertacco disse que, em vez de segmentar o próprio aplicativo, o projeto se concentrará nos algoritmos subjacentes e cada design de hardware dedicado será várias ordens de grandeza mais eficientes do que um chip de propósito geral, um projeto de hardware proposto Já demora há algum tempo, mas pode levar até 10 anos para ver uma solução madura e eficiente que pode elevar o nível de abstração acima dos problemas de design de chips de alta tecnologia, como o timing e otimização de energia. De uma perspectiva de hardware A idéia é tornar a computação uma questão de embalagem, em vez de um problema que precisa ser abordado a partir do zero. Novos desenvolvimentos de engenharia e fabricação de semicondutores, como a tecnologia 2.5D que utiliza interpossores de silício para unir matrizes nuas com diferentes características de processo / operação e embala-as, A idéia é que, no futuro, as empresas de chips serão capazes de produzir núcleos e aceleradores de processadores sem suporte, e qualquer um pode comprar um interposer para aproveitar as economias de escala do fabricante de chips para projetar e salvar centenas de milhares ou mesmo milhões de dólares. A Bertacco apontou que, para o FPGA não aplicável e não pode aproveitar ao máximo o campo especial de eficiência da CPU, aplica-se A idéia é descarregar vários aceleradores para a abordagem algorítmica que ajusta o compilador, obscurecendo os limites entre hardware e software, esperando pensar no nível do aplicativo e considerando como o compilador pode aproveitar automaticamente os aplicativos específicos do acelerador para alcançar o desempenho desejado. Bertacco disse que o futuro será definido por processadores de multiplexos heterogêneos, e aceleradores existentes definidos por aplicativos e compiladores também funcionarão.
