복잡성 및 하드웨어 신생 칩 설계 양식의 상승 비용은 칩 설계, 소프트웨어에 따라 추정, 시장의 장애물을 입력하고 프로세스는 새로운 칩의 비용도 $ (120) 만 아니라 불리한 시장 경쟁 만에 도달 할 수, 다른 하드웨어 시장은 다음 플랫폼 보고서에 따르면. 몇몇 기업에 의해 지배, 새로운 기업과 시장 경쟁을 촉진하기 위해, 미국 국방부는 설계 및 제조 공정을 기대, 연구 계획국 (DARPA)과 반도체 연구 회사가 연구 자금의 $ 27.5 백만 달러를 제공하기 위해 진행 인기 비용 고급 컴퓨팅 시스템의 복잡성을 개발하는 데 필요한. 미시간 ADA 센터의 대학 중 하나 (센터 애플리케이션을위한 운전 아키텍처) 프로그램 중심의 교수 발레 Bertacco 감독이 이끄는는 플러그 앤 플레이를 개발하는 것이라고 말했다 생태계는, 자동화, 로봇 공학 및 기계 학습을 장려하기 위해 새로운 컴퓨팅 아이디어와 관련. Bertacco 대학이 특정 응용 프로그램 알고리즘의 요구에 초점을만큼, 하드웨어 비즈니스 회사에 종사하는 졸업생 후 5 년이 볼 수있는 희망을 표현, 그것은이다 재 계산 하드웨어 아키텍처를 만들거나 할 수있다 계산에 사용되는 가속 블록의 효율적인 운영. Bertacco이 대표의 응용 프로그램 자체에 대한, 디자인, 기본 알고리즘마다 초점을 맞추고 몇 배보다 일반적인 칩을 향상시키기 위해 설계된 특수 목적 하드웨어,이 특정 하드웨어 설계의 사용의 운영 효율성 현재이 있었다, 그러나 성숙하고 효율적인 솔루션을 표시 십년이 걸릴 수 있습니다. 추상화의 수준을 높일 수있는이 방법은, 그것은 하드웨어 측면에서, 타이밍 및 전력 최적화 기술 칩 설계 문제의 깊이보다 높다 장비 문제가 작동되고 참조 아니라 처음부터 문제보다는 허용한다. 반도체 제조 기술의 새로운 전개, 예컨대, 실리콘 인터 포저는 다른 프로세스 / 다이의 동작 특성 및 2.5D 것이다 패키지 함께 아트 접속 이러한 아이디어를 준비 코어 프로세서와 가속기를 생산할 수있는 미래의 칩 회사를 달성 할 수 있도록, 사람이 인터 포저를 구입할 수, 칩 제조업체들은 비용에 수천 달러의 수백 또는 수백만 달러를 절약 설계에 종사하는 규모의 경제를 활용할 수 있습니다. NA FPGA뿐만 아니라 특정 영역에 대한 CPU의 성능을 최대한 활용할 수 없다는 Bertacco, 그것을 적용 컴파일러 알고리즘 방법을 조정하는 오프로드 가속기의 여러 유형.이 아이디어는 하드웨어와 소프트웨어의 경계를 흐리게, 우리는 응용 프로그램 수준에서 생각하고, 컴파일러가 자동으로 원하는 성능을 달성하기 위해 응용 프로그램 별 가속기를 활용할 수있는 방법을 고려하는 것이 좋습니다. Bertacco 미래도 역할을 할 수 이기종 멀티 프로세서, 가속기 및 기존 애플리케이션 및 컴파일러 정의를 정의 할 것이라고 말했다.
