जटिलता और हार्डवेयर स्टार्टअप होते चिप डिजाइन प्रपत्र की बढ़ती लागत बाजार बाधाओं दर्ज करें, चिप डिजाइन, सॉफ्टवेयर के अनुसार अनुमान लगाया और प्रक्रियाओं अलग हैं, नए चिप्स की लागत 120 मिलियन $, न केवल प्रतिकूल बाजार की प्रतिस्पर्धा, लेकिन यह भी तक पहुँच सकता है अगले प्लेटफार्म, दारापा और सेमीकंडक्टर रिसर्च कॉरपोरेशन के अनुसार, जो स्टार्ट-अप और मार्केट प्रतियोगिता को प्रोत्साहित करने के लिए शोध निधि में $ 27.5 मिलियन प्रदान करते हैं, उम्मीद है कि डिजाइन और विनिर्माण प्रक्रिया और उन्नत कंप्यूटिंग सिस्टम विकसित करने की लागत और जटिलता को कम करते हैं, जिनमें से एक के लिए सेंटर फॉर एप्लीकेशन ड्राइविंग आर्किटेक्चर, प्रोफेसर वेलेरिया बर्टकॉ ने कहा है कि केंद्र एक सैटेलाइट-आधारित बर्टाकॉ ने कहा कि यह उम्मीद है कि नए स्नातक किए गए कॉलेज के छात्र सिर्फ पांच साल में अपनी हार्डवेयर कंपनी शुरू करने की उम्मीद करते हैं, जब तक वे किसी विशेष एप्लिकेशन के एल्गोरिथम की जरूरतों पर ध्यान देते हैं। एक पथरी हार्डवेयर वास्तुकला या भारी बना सकते हैं त्वरक गणना के लिए इस्तेमाल किया ब्लॉक के कुशल संचालन। Bertacco, का प्रतिनिधित्व करता है अपने आवेदन के लिए ही, डिजाइन हर बार अंतर्निहित एल्गोरिथ्म पर केंद्रित है, विशेष प्रयोजन के परिमाण के कई आदेशों से आम चिप को बढ़ाने के लिए डिज़ाइन किया गया हार्डवेयर, इस विशेष हार्डवेयर डिजाइन के उपयोग के परिचालन दक्षता में वर्तमान में किए गए हैं, लेकिन यह 10 साल लग परिपक्व और कुशल समाधान प्रकट करने के लिए कर सकते हैं। इस दृष्टिकोण अमूर्त के स्तर को बढ़ा सकते हैं, यह समय और शक्ति अनुकूलन प्रौद्योगिकी चिप डिजाइन मुद्दों की गहराई से अधिक है, एक हार्डवेयर के नजरिए से देखें पैकेजिंग समस्याओं चालू हो अनुमति देने के लिए है, न कि खरोंच से एक समस्या से है। अर्धचालक विनिर्माण और इंजीनियरिंग के नए विकास, उदाहरण के लिए, एक सिलिकॉन interposer विभिन्न प्रक्रियाओं / मरने के ऑपरेटिंग विशेषताओं और पैक एक साथ कला 2.5D जाएगा जोड़ने इस तरह के विचारों में मदद करने के भविष्य चिप कंपनी के लिए तैयार-कोर प्रोसेसर और त्वरक उत्पादन कर सकते हैं प्राप्त करने, किसी को भी एक interposer खरीद सकते हैं, चिप निर्माताओं डिजाइन में संलग्न करने के पैमाने की अर्थव्यवस्थाओं का लाभ लेने के लिए, लागत पर सैकड़ों हजारों या डॉलर के भी लाखों लोगों की बचत। बर्टका ने बताया कि गैर-लागू एफपीजीए के लिए और सीपीयू दक्षता के विशेष क्षेत्र का पूर्ण लाभ नहीं ले सकता, यह लागू होता है संकलक एल्गोरिथ्म विधि समायोजित करने के लिए उतारा त्वरक के कई प्रकार के। यह विचार हार्डवेयर और सॉफ्टवेयर की सीमाओं blurs, हम आवेदन स्तर पर लगता है, और विचार कैसे संकलक स्वचालित रूप से वांछित प्रदर्शन को प्राप्त करने के आवेदन विशेष त्वरक का लाभ ले सकते करना चाहते हैं। बर्टकॉ ने कहा कि भविष्य में विषम मल्टीप्लेक्स प्रोसेसर द्वारा परिभाषित किया जाएगा, और अनुप्रयोगों और संकलक द्वारा परिभाषित मौजूदा त्वरक भी काम करेंगे
