Die Komplexität und die steigend Kosten für Chipdesign Form von Hardware-Startups geben Sie die Hindernisse auf dem Markt geschätzt nach Chip-Design, Software und Prozesse sind unterschiedlich, ein Kosten für die neuen Chips $ 120 Millionen erreichen kann, nicht nur ungünstigen Wettbewerb auf dem Markt, sondern auch die Hardware-Markt von einigen wenigen Unternehmen dominiert. nach dem nächsten Plattform Bericht, um neue Unternehmen und Wettbewerb auf dem Markt zu fördern, rückten die US Defense Research Projects Agency (DARPA) und die Semiconductor Research Corporation $ 27,5 Mio. in der Forschungsförderung zur Verfügung zu stellen, zu entwerfen und Herstellungsprozess der Hoffnung populär, Kosten benötigt, um erweiterte Rechensystem Komplexität zu entwickeln. einer der University of Michigan ADA-Center (Zentrum für Anwendungen Driving Architectures) Programm der Leitung von Professor Valeria Bertacco Direktor des Zentrums sagte, es ein Plug entwickeln würde und spielen ökologische Systeme, Automatisierung, Robotik und maschinelles Lernen, um neue Computing-Ideen. Bertacco äußerte die Hoffnung, mit Bezug zu ermutigen, die 5 Jahre zu sehen sind nach dem Studium in den Hardware-Business-Unternehmen, solange der Fokus auf den Bedürfnissen des spezifischen Anwendung Algorithmen beschäftigt Absolvent, es ist Kann eine Kalkül-Hardware-Architektur oder schwer erstellen Ein effizienter Betrieb des Beschleunigungsblockes für die Berechnung verwendet. Bertacco darstellt, die für ihre Anwendung selbst konzentriert sich der Entwurf auf dem darunterliegenden Algorithmus, jedes Mal wenn die Betriebseffizienz von spezieller Hardware entwickelt, um den gemeinsamen Chip als mehr Größenordnung zu verbessern, die Verwendung dieses speziellen Hardware-Designs zur Zeit gab es, aber es kann 10 Jahre dauert ausgereifte und effiziente Lösungen zu erscheinen. dieser Ansatz die Abstraktionsebene erhöhen, ist es höher als die Tiefe des Timing und Power-Optimierungs-Technologie Chip-Design-Fragen, von einer Hardware-Perspektive siehe Verpackungsprobleme in Betrieb genommen ist, zu ermöglichen, und nicht als ein Problem von Grunde auf. neuere Entwicklung der Halbleiterherstellung und Maschinenbau, beispielsweise ein Siliziumzwischen verschiedene Prozesse / Betriebsmerkmale der Düse und zusammen verpackt Art Verbindungs wird 2.5D solche Ideen zu helfen, zukünftige Chip-Unternehmen erreichen kann, bereit-Core-Prozessoren und Beschleuniger produzieren, jeder kann ein Zwischen kaufen, Chip-Hersteller nutzen Skaleneffekte in der Gestaltung zu engagieren, Hunderttausende oder sogar Millionen von Dollar über die Kosten zu sparen. Bertacco wies darauf hin, dass für nicht-anwendbare FPGAs das spezielle Feld der CPU-Effizienz nicht voll genutzt werden kann Mehrere Arten von Beschleunigern abgeladen Compiler Algorithmus Verfahren einzustellen. Diese Idee, die Grenzen der Hardware und Software verwischt, wollen wir auf der Anwendungsebene denken und überlegen, wie die Compiler automatisch die Vorteile von anwendungsspezifischen Beschleunigern ergreifen, um die gewünschte Leistung zu erzielen. Bertacco sagte, dass die Zukunft durch heterogene Multiplex-Prozessoren definiert werden wird, und auch bestehende Beschleuniger, die durch Anwendungen und Compiler definiert werden, werden ebenfalls funktionieren.
