La complexité et la hausse du coût de la forme de conception de puces de start-up de matériel entrent dans les obstacles du marché, estimée selon la conception puce, les logiciels et les processus sont différents, un coût des nouvelles puces pourrait atteindre 120 millions $, non seulement la concurrence sur le marché défavorable, mais aussi la Selon The Next Platform, DARPA et Semiconductor Research Corporation, qui fournissent 27,5 millions de dollars en financement de la recherche pour encourager les start-up et la concurrence sur le marché, espérons que le processus de conception et de fabrication Et réduire le coût et la complexité du développement de systèmes informatiques avancés, dont l'un est dirigé par le Centre pour les architectures de conduite d'applications, le professeur Valeria Bertacco a déclaré que le centre va développer un satellite M. Bertacco a déclaré qu'il espérait voir des étudiants diplômés commencer leur propre entreprise de matériel en seulement cinq ans, tant qu'ils se concentrent sur les besoins de l'algorithme d'une application particulière, Peut créer une architecture matérielle de calcul ou lourde Le fonctionnement efficace du bloc d'accélérateur utilisé pour le calcul. représente Bertacco, pour son application elle-même, la conception se concentre sur l'algorithme sous-jacent, chaque fois que l'efficacité opérationnelle du matériel spécifique destiné à améliorer la puce commune que plusieurs ordres de grandeur, l'utilisation de cette conception particulière du matériel actuellement il y a eu, mais cela peut prendre 10 ans pour apparaître des solutions matures et efficaces. cette approche peut augmenter le niveau d'abstraction, elle est supérieure à la profondeur de la puce de la technologie de synchronisation et optimisation de puissance des problèmes de conception, d'un point de vue matériel Voir les problèmes d'emballage deviennent opérationnels est de permettre, au lieu d'un problème à partir de zéro. plus récent développement de la fabrication de semi-conducteurs et de l'ingénierie, par exemple, un interposeur de silicium reliant différents processus / caractéristiques de fonctionnement de la filière et emballés ensemble l'art sera 2.5D ces idées pour aider à atteindre société future puce peut produire des processeurs prêts-core et des accélérateurs, tout le monde peut acheter un interposeur, les fabricants de puces profitent des économies d'échelle pour se livrer à la conception, de sauver des centaines de milliers, voire des millions de dollars sur le coût. Bertacco a souligné que pour FPGA non applicable et ne peut pas tirer pleinement parti du domaine particulier de l'efficacité du processeur, il s'applique types d'accélérateurs multiples délestés pour ajuster la méthode de l'algorithme du compilateur. Cette idée brouille les frontières du matériel et des logiciels, nous voulons penser au niveau de l'application, et d'examiner comment le compilateur peut automatiquement tirer parti des accélérateurs spécifiques à l'application pour atteindre les performances souhaitées. Bertacco a déclaré que l'avenir sera défini par des processeurs multiplex hétérogènes, et les accélérateurs existants définis par les applications et les compilateurs fonctionneront également.
