Значительно повысились уровень проникновения и внедрения твердотельных накопителей на жестких дисках (SSD), как на корпоративном, так и на потребительском рынках. Преимущества твердотельных накопителей на традиционных жестких дисках включают в себя в несколько раз большую скорость передачи данных, а также большую емкость с низким энергопотреблением и низким уровнем шума В последние годы стоимость единицы хранения твердотельных накопителей продолжает снижаться, что приводит к тому, что разрыв цен с традиционными жесткими дисками становится все ближе и ближе друг к другу. Этот рынок продвинулся к постепенной замене традиционных жестких дисков.
Рыночный спрос на твердотельные накопители имеет тенденцию к повышению производительности, большей емкости и более низкой стоимости. NAND Flash, основной компонент твердотельных накопителей, также нуждается в таких продуктах в ответ на такой рыночный спрос.
С учетом рыночного спроса, чтобы еще больше повысить пропускную способность твердотельных накопителей и снизить затраты на бит, традиционный процесс 2D NAND Flash продолжает уменьшаться, а количество транзисторов, необходимое на единицу площади IC, постоянно увеличивается.
Поскольку Гордон Э. Мур, один из основателей Intel, выдвинул так называемый закон Мура в 1965 году - количество транзисторов в одном кремниевом чипе удвоится каждые восемнадцать-двадцать четыре месяца.
Традиционная 2D NAND Flash сталкивается с проблемами производства
Структура 2D NAND Flash в основном добавляет в транзистор слой плавающего затвора, сделанного из поликремния. Плавающий затвор в основном используется в качестве платы за хранение, а количество сохраненного заряда может использоваться для определения того, будет ли каждая ячейка памяти (ячейка) Состояние хранения 1 или 0 (рисунок 1).
Из-за миниатюризации процесса расстояние между плавающими затворами каждой ячейки памяти становится все ближе и ближе. Когда расстояние меньше 20 нм, проблема сотовой связи Cell-to-Cell становится все более серьезной (рис. 2). Помехи связи могут вызвать память Ошибка сохранения состояния хранилища, что приводит к ошибке данных хранилища.
Рисунок 2 - производное производное производное соединение Cell-to-Cell.
Масштабирование процесса имеет некоторые физические ограничения, и процесс продолжает сокращаться из-за технических трудностей, но также постепенно увеличивает издержки. Однако потребительский рынок по-прежнему нуждается в более мощных и недорогих решениях. Ввиду этого каждый Производители памяти начали активно разрабатывать 3D NAND Flash.
Технология 3D NAND Flash в основном за счет стека больше слоев для замены миниатюризации процесса 2D NAND Flash. Это уже не технология миниатюризации процесса, а вертикальная укладка блока хранения для увеличения емкости, чтобы решить, потому что память Плавающие затворы закрываются между ячейками, что приводит к проблеме все более серьезных помех связи, в то же время для достижения более высокой емкости продукта, снижения спроса на рынке.
Хотя функции продукта 3D NAND Flash могут удовлетворять текущим потребностям рынка, но все еще есть проблемы, присущие процессу, и они должны соответствовать NAND Flash-контроллеру, имеет более высокую возможность исправления ошибок.
Структура 3D NAND Flash состоит из стека поликремния, оксида, нитрида, оксида и кремния, который можно назвать SONOS.
Из-за физических характеристик SONOS вероятность потери заряда больше, чем у традиционных плавающих затворов, а Read M argin меньше, чем MLC, поэтому вероятность ошибок 3D TLC Flash Выше, так что с 3D TLC Flash, контроллер NAND Flash должен иметь более высокую возможность исправления ошибок.
С этой целью поставщики NAND Flash разработали трехступенчатый высокопроизводительный механизм защиты от ошибок, в том числе декодер жесткого диска LDPC (Low-Density Parity-Check), LDPC Softbit Decode, SmartECC Engine, могут эффективно продлить срок службы 3D TLC NAND, улучшенный твердотельный накопитель Надежность продукта.
Перед первой проверкой ошибки LDPC 4K
На этапе защиты от ошибок LDPC исправление ошибок выполняется в единицах байта 4K. Когда программа страницы выполняется на флэш-памяти NAND, соответствующая запись выполняется в резервной области Код данных проверки генерируется кодом матрицы генератора, который генерируется каждые 4 Кбайта данных.
При чтении данных NAND Flash матрица проверки четности используется для проверки наличия ошибок в Codeword, прочитанных в (Рисунок 3).
Рисунок 3 Кодирование / декодирование LDPC
Если будет подтверждено, что произошла ошибка чтения, будет выполнена первая фаза исправления ошибок в декодере Hardbit. Функция исправления ошибок Hardbit Decode похожа на традиционный BCH на данном этапе для проверки данных бит-бит, если в фазе Hardbit Decode Невозможно исправить ошибку, он войдет во вторую фазу Softbit Decode.
На этапе декодирования с использованием Softbit коррекция ошибок выполняется главным образом через таблицу соответствия LLR (соответствие по логарифмически-правдоподобия). Таблица соответствия LLR записывает вероятность ошибок, возникающих в каждом бите с помощью статистики вероятности. Ошибка возникает с использованием таблицы соответствия LLR Из исправления ошибок данных для группы поставщиков электронных компонентов NAND Flash, например, компания 3D TLC Flash, с соответствующей таблицей LLR и модулем обработки цифрового сигнала (DSP), в соответствии с накопленным опытом исправления ошибок, Динамическая генерация обновленной таблицы LLR для получения наилучших результатов декодирования и возможностей коррекции ошибок для улучшения производительности исправления ошибок.
LDPC процесс проектирования коррекции четности матрица будет влиять на эффективность коррекции ошибок LDPC. Оптимизация не предназначена для коррекции ошибок четности ECC матрицы может иметь меньшее количество вхождений, но это явление не может быть исправлено, также может возникать в большом количестве ошибок ECC, исправление Способность ослабить явление.
Во время фазы исправления ошибок ввода SmartECC исправление ошибок основано на странице Flash. Когда каждая страница записывается в NAND Flash, данные, записанные на страницу, также отправляются движку SmartECC для кодирования. После кодирования, Создайте соответствующий ECC (ECC Parity), и код исправления будет записан в NAND Flash вместе с записанными данными. Когда ошибки данных не могут быть восстановлены через поток LDPC Hardbit / Softbit Decode, двигатель SmartECC Полученный код калибровки для восстановления данных.
Трехфазная коррекция ошибок для обеспечения производительности NAND Flash
Сегодня производители NAND Flash последовательно внедряют 3D NAND Flash, которая в 2017 году превзошла 2D NAND Flash, чтобы стать основным процессом на рынке. Контроллер NAND Flash должен иметь более стабильное управление и более полную коррекцию Неправильная способность, чтобы полностью воспроизводить функции и преимущества продукта 3D NAND Flash.
3D TLC Flash полагается на контроллер NAND Flash для более высокой возможности коррекции ошибок из-за архитектуры процесса. Механизм защиты от трехфазной коррекции ошибок обеспечивает эффективное и маломощное решение для исправления ошибок данных для ошибок данных NAND Flash , Эффективно продлить срок службы 3D-накопителей TLC Flash SSD и повысить надежность продукта.