• nCore memoria caché coherente versión Interconnect 2.0 y la versión 2.2, que incluye la función de resiliencia (ISO 26262 seguridad funcional), partes seleccionadas de caché configurables innovadores, y 0-16 caché puerto coherencia • Piano 2,2 ayudar temporización función de cierre ( PIANO asistencia cierre 2.2 de sincronización), en el que el marco comprende generar plano, para introducir y modificar el plan de producción, la línea de inserción automática mejorada, y el apoyo de coherencia de caché para la función de acceso temprano Además, Arteris IP introdujo un mejor rendimiento FlexNoC no uniforme Sexual Interconnect Version 3.5, que permite a los usuarios diseñar interconexiones de sistema en chip (SoC) que operan a 2 GHz o más.
En cuanto a las empresas y organizaciones, cita Arteris IP Ty Garibay como director técnico (CTO), y ampliar el equipo de soporte de ingeniería y clientes de la empresa. La empresa se trasladó a una nueva empresa con sede en Campbell, Calif., Y Austin abrió una nueva instalación de ingeniería ., y la escala de la oficina de París se ha duplicado Arteris IP, presidente y director general Charles K. Janáč dijo: 'en 2017, Arteris productos de propiedad intelectual ordenados alcanzaron el nivel más alto en la historia de la compañía', dijo, 'tecnología de interconexión que ofrecen los sistemas autónomos elásticas para apoyar a nuestros clientes de equipo electrónico de misión crítica para el ADAS automóviles, vehículos aéreos no tripulados y otros vehículos de auto-conducción y otros mercados. de profundidad en el aprendizaje del sistema en chip en china Estamos particularmente satisfechos con la adopción de nuestro producto por parte del cliente ".