• Interconnexion de cohérence de cache Ncore version 2.0 et 2.2 avec fonctions de résilience (sécurité fonctionnelle ISO 26262), options de cache configurables innovantes et de 0 à 16 ports de cohérence de cache • PIANO 2.2 facilite la fermeture de synchronisation ( L'assistance à la fermeture de la temporisation PIANO 2.2, y compris la génération de plans d'architecture, l'entrée et la modification des cartes de production, l'automatisation améliorée des pipelines et la prise en charge de la cohérence des caches d'accès anticipé. Sexual Interconnect Version 3.5, qui permet aux utilisateurs de concevoir des interconnexions système-sur-puce (SoC) fonctionnant à 2 GHz ou plus.
Sur le front des entreprises, Arteris IP a nommé Ty Garibay CTO et élargi l'équipe d'ingénierie et de support client de la société, déménageant dans un nouveau siège social à Campbell en Californie et ouvrant une nouvelle usine d'ingénierie à Austin. Le président et PDG d'Arteris, K. Charles Janac, a déclaré: «Les produits de la propriété intellectuelle d'Arteris ont été commandés au plus haut niveau de l'histoire de l'entreprise en 2017.» Il a déclaré: «Notre technologie d'interconnexion pour les systèmes autonomes résilients prend en charge les dispositifs électroniques stratégiques de nos clients pour des marchés tels que les ADAS automobiles, les voitures sans conducteur et d'autres véhicules autonomes.» En Chine, nous sommes engagés dans l'apprentissage en profondeur du système sur puce Nous sommes particulièrement satisfaits de l'adoption de notre produit par le client.