proveedores de la industria y los investigadores han hecho recientemente en el diseño de chips utilizados en el aprendizaje de un progreso significativo complicado desde un panel de discusión sobre este año Asamblea General DesignCon máquina se puede ver, el uso de artificiales automatización de diseño electrónico (EDA) términos inteligencia (AI) es un tema muy popular, no sólo en cómo este ponencias relacionadas con trabajos publicados, el tema también ha atraído a muchos de los participantes en el debate, se envasó la escena.
Durante el año pasado, la máquina de aprendizaje para avanzados Centro de Investigación electrónico (CAEML) ha añadido cuatro nuevos socios. Este por los miembros de la industria 13 y tres universidades en conjunto constituyen el equipo de investigación, que ahora se sigue expandiendo la amplitud y profundidad de su trabajo .
Hui y Tecnología (Hewlett-Packard Empresa; HPE) CAEML experto técnico excepcional y un miembro de Christopher Cheng dijo: 'El año pasado, nos hemos centrado en la integridad de la señal y la integridad de energía, y en este año, nuestro portafolio de productos se divide en sistemas de análisis, el chip confiado en la disposición y diseño de la plataforma, por lo que la diversidad de la investigación ha avanzado más. '
Paul Franzon, un destacado profesor en la NC State University, dijo: "La optimización bayesiana y las redes neuronales convolucionales (CNN) también han mejorado significativamente la funcionalidad en DFM, y comenzamos Considere usar el aprendizaje sincrónico en el proceso de diseño. "North Carolina State University es una de las tres universidades asociadas de CAEML.
Madhavan Swaminathan, profesor del Georgia Institute of Technology, otra escuela afiliada a CAMEL, dijo: "Uno de los desafíos que enfrentamos es obtener los datos de la compañía porque la mayoría de sus datos son de propiedad exclusiva, Así que hemos ideado varios mecanismos de manejo que funcionan bien, pero que todavía son mucho más largos de lo que esperábamos ".
CAEML fue fundada por Analog Devices, Cadence, Cisco, IBM, Nvidia, Qualcomm, Samsung y Xilinx. Xilinx), el soporte de nueve proveedores, comenzando con áreas de interés que incluyen interconexión de alta velocidad, transmisión de potencia, descarga electrostática a nivel de sistema, reutilización de núcleo de IP y verificación de reglas de diseño.
Cadence Design Systems y otros vendedores de EDA en la década de 1990 comenzó a estudiar el aprendizaje de máquina. David White, director del departamento de cadencia de I + D, dijo que la tecnología en 2013 por primera vez para importar sus productos, utilizando una versión de Virtuoso, y el uso y análisis La minería de datos crea un modelo de aprendizaje automático para la extracción parásita de parámetros.
Hasta la fecha, Cadence ha proporcionado más de 1.1 millones de modelos de aprendizaje automático a sus herramientas para acelerar la computación a largo plazo, y la siguiente fase de desarrollo de productos es el diseño y las herramientas de enrutamiento que le permiten aprender de los diseñadores humanos y White sugirió que estas soluciones podrían usar el procesamiento local y basado en la nube para aprovechar los sistemas paralelos y los grandes conjuntos de datos.
El último desarrollo de la tecnología y aplicación de aprendizaje automático
Sashi Obilisetty, director de investigación y desarrollo de Synopsys, dijo que las herramientas de enrutamiento global que usan algoritmos existentes han alcanzado sus límites en los nodos de procesos avanzados, por lo que comenzaron a reducir las tasas de datos de los chips para el cierre del tiempo.
Agregó que Taiwan Semiconductor Manufacturing Co. utilizó el aprendizaje automático para predecir el bobinado global, lo que resultó en un aumento de la velocidad de 40MHz; Nvidia usó el aprendizaje automático para proporcionar una cobertura completa del diseño del chip al tiempo que reducía las simulaciones.
Los expertos que participaron en el panel dijeron que vieron muchas oportunidades en la industria para usar técnicas de aprendizaje automático para automatizar decisiones específicas y optimizar el proceso de diseño general.
Específicamente, los investigadores están explorando oportunidades para reemplazar los simuladores de hoy con modelos AI más rápidos, dice el Instituto de Tecnología de Georgia Swaminathan, un simulador relativamente lento que podría causar errores de temporización, desalineaciones de circuitos analógicos y retraducibilidad de los chips. (respin) problemas de modelado. Además, el aprendizaje automático puede reemplazar el modelo de comportamiento de IBIS en la interconexión de alta velocidad.
Además de los modelos de red neuronal promovidos por Amazon, los servicios de búsqueda de fotografías y reconocimiento de voz de Google y Facebook, los investigadores de chips también usan minería de datos, aprendizaje estadístico y otras herramientas.
Franzon, de la Universidad Estatal de Carolina del Norte, informó que utilizó un modelo proxy para optimizar el diseño físico final en cuatro iteraciones, en comparación con los ingenieros que tienen que hacer hasta 20. Se usaron técnicas similares para calibrar circuitos analógicos, Transceptor de conjunto de interconexión de canal.
AI puede configurar docenas de opciones en herramientas EDA (a veces denominadas perillas) para ayudar a acelerar el proceso de automatización. "Estas herramientas tienen perillas que a veces se definen con claridad y a menudo tienen una relación difusa con los resultados esperados. '
Actualmente, HPE utiliza redes neuronales y clasificadores de hiperplanes para predecir escenarios de fallas in situ en base a datos tales como voltaje, temperatura y corriente de unidades de estado sólido (SSD).
Cheng dijo: "El entrenamiento requiere una gran cantidad de datos, y hasta ahora el clasificador es estático, pero queremos aumentar la dimensión del tiempo usando RNN en lugar de solo etiquetas buenas / malas, Hay una etiqueta de tiempo para fallar, y en el futuro queremos extender este trabajo a más parámetros y fallas generales del sistema ".
Compilar: Susan Hong