Os parceiros e pesquisadores da indústria fizeram avanços significativos recentemente na aplicação da aprendizagem de máquinas para o tema do design de chips espinhosos, conforme demonstrado por um painel de discussão no DesignCon este ano, mostrando o uso do trabalho humano na automação de design eletrônico (EDA) A inteligência (AI) é um tópico muito popular no momento. Não só muitos artigos relacionados foram publicados na conferência, mas muitos participantes também foram atraídos para o painel de discussão.
Ao longo do ano passado, o CAEML adicionou mais quatro novos parceiros, um time de pesquisa de 13 membros da indústria e três universidades que continuam ampliando a amplitude e profundidade de seu trabalho .
"No ano passado, nos concentramos principalmente na integridade do sinal e na integridade do poder, e este ano dividimos o portfólio de produtos em analítica de sistemas, silício e chipsets", disse Christopher Cheng, especialista técnico distinto da Hewlett-Packard Enterprise (HPE) e membro do CAEML. Layout e design de plataforma credível fizeram o maior progresso na diversidade de pesquisas ".
Paul Franzon, professor destacado da NC State University, disse: "A Otimização Bayesiana e as Redes Neurais Convolucionais (CNN) também aumentaram significativamente a funcionalidade no DFM e começamos Considere o uso de aprendizagem síncrona no processo de design. "North Carolina State University é uma das três universidades parceiras do CAEML.
Madhavan Swaminathan, professor do Georgia Institute of Technology, outra escola afiliada ao CAMEL, disse: "Um dos desafios que enfrentamos é obter os dados da empresa porque a maioria dos seus dados é proprietária, Então, surgimos vários mecanismos de manuseio que funcionam bem, mas ainda são muito mais do que esperávamos ".
O CAEML foi fundado pela Analog Devices, Cadence, Cisco, IBM, Nvidia, Qualcomm, Samsung e Xilinx Xilinx) de nove fornecedores, começando com áreas de interesse incluem interconexão de alta velocidade, transmissão de energia, descarga eletrostática no nível do sistema, reutilização de núcleo IP e verificação de regras de projeto.
Os fornecedores de EDA, como a Cadence Design Systems, começaram a pesquisar a aprendizagem de máquinas já no início dos anos 90, David White, diretor sênior de pesquisa e desenvolvimento da Cadence, afirmou que a tecnologia foi introduzida em seus produtos em 2013 usando uma versão do Virtuoso que alavanca a análise e A mineração de dados cria um modelo de aprendizado de máquina para extração de parâmetros parasitários.
Até à data, a Cadence forneceu mais de 1,1 milhão de modelos de aprendizado de máquina para suas ferramentas para acelerar a computação de longo prazo e a próxima fase de desenvolvimento do produto são ferramentas de layout e roteamento que permitem aprender com designers humanos e White sugeriu que essas soluções poderiam usar o processamento local e baseado em nuvem para tirar proveito de sistemas paralelos e grandes conjuntos de dados.
O mais recente desenvolvimento da tecnologia de aprendizagem de máquinas e aplicação
Sashi Obilisetty, diretor de pesquisa e desenvolvimento da Synopsys, disse que as ferramentas de roteamento globais que usam algoritmos existentes atingiram seus limites em nós de processo avançados, então eles começaram a reduzir as taxas de dados de chip para o fechamento do tempo.
Ela acrescentou que a Taiwan Semiconductor Manufacturing Co., no ano passado, usou a aprendizagem de máquina para prever o enrolamento global, resultando em um aumento de velocidade de 40MHz, a Nvidia usou a aprendizagem de máquinas para fornecer cobertura total do design de chips, reduzindo as simulações.
Os especialistas que participaram do painel disseram que viram muitas oportunidades na indústria usar técnicas de aprendizado de máquina para automatizar decisões específicas e otimizar o processo geral de design.
Especificamente, os pesquisadores estão explorando oportunidades para substituir os simuladores de hoje com modelos de AI mais rápidos, diz o Instituto de Tecnologia da Georgia Swaminathan, um simulador relativamente lento que poderia levar a erros de temporização, desequilíbrios de circuitos analógicos e re-streaming de chips (respin). Além disso, o aprendizado da máquina pode substituir a modelagem comportamental do IBIS em interconexão de alta velocidade.
Além dos modelos de rede neural promovidos pelos serviços de busca e busca de fotos da Google, da Google e do Facebook, os pesquisadores de chips também usam mineração de dados, aprendizado estatístico e outras ferramentas.
Franzon, da North Carolina State University, relatou o uso de um modelo de proxy para otimizar o design físico final em quatro iterações, em comparação com engenheiros ter que fazer até 20. Técnicas similares foram usadas para calibrar circuitos analógicos, Channel Interconnect Set Transceiver.
A AI pode configurar dezenas de opções em ferramentas de EDA (às vezes designadas por botões) para ajudar a acelerar o processo de automação. "Essas ferramentas possuem botões que às vezes não são claramente definidos e muitas vezes têm uma relação fuzzy com os resultados esperados. '
O HPE atualmente usa redes neurais e classificadores de hiperplane para prever cenários de falhas com base em dados como tensão, temperatura e corrente de unidades de estado sólido (SSDs).
Cheng disse: "O treinamento requer uma quantidade enorme de dados, e até agora o classificador é estático, mas queremos aumentar a dimensão do tempo usando RNNs em vez de apenas tags boas / ruins, Existe uma tag de tempo para falhar e, no futuro, queremos ampliar esse trabalho para mais parâmetros e para falhas gerais do sistema. '
Compilar: Susan Hong