les fournisseurs de l'industrie et les chercheurs ont récemment été réalisés dans la conception des puces utilisées dans l'apprentissage automatique des progrès significatifs délicate d'un groupe de discussion sur on peut le voir cette année Assemblée générale DesignCon, l'utilisation de l'automatisation de la conception électronique (EDA) artificielle termes l'intelligence (AI) est un sujet très populaire, non seulement dans la façon dont ces documents de conférence documents connexes publiés, le sujet a également attiré de nombreux participants au cours de la discussion, a été emballé la scène.
Au cours de la dernière année, CAEML a ajouté quatre nouveaux partenaires, une équipe de recherche composée de 13 membres de l'industrie et de trois universités, qui continue d'élargir l'étendue et la profondeur de son travail. .
Hui et de la technologie (l'entreprise Hewlett-Packard, HPE) CAEML expert technique remarquable et membre de Christopher Cheng a déclaré: « L'année dernière, nous nous sommes concentrés sur l'intégrité du signal et de l'intégrité de la puissance, et cette année, notre portefeuille de produits est divisé en analyse des systèmes, puce La mise en page et la conception de plate-forme crédible ont fait le plus de progrès dans la diversité de la recherche.
Paul Franzon, professeur émérite à la NC State University, a déclaré: «L'optimisation bayésienne et les réseaux de neurones convolutionnels (CNN) ont également considérablement amélioré la fonctionnalité de DFM, et nous avons commencé Pensez à utiliser l'apprentissage synchrone dans le processus de conception. »North Carolina State University est l'une des trois universités partenaires de la CAEML.
Madhavan Swaminathan, professeur au Georgia Institute of Technology, une autre école affiliée à CAMEL, a déclaré: «L'un des défis auxquels nous sommes confrontés est d'obtenir les données de l'entreprise car la plupart de leurs données sont propriétaires, Nous avons donc mis au point plusieurs mécanismes de manipulation qui fonctionnent bien, mais qui restent beaucoup plus longs que ce à quoi nous nous attendions. "
CAEML a été fondée par Analog Devices, Cadence, Cisco, IBM, Nvidia, Qualcomm, Samsung et Xilinx Xilinx) de neuf fournisseurs, en commençant par les domaines d'intérêt suivants: interconnexion à grande vitesse, transmission d'énergie, décharge électrostatique au niveau du système, réutilisation du cœur IP et vérification des règles de conception.
David White, directeur principal de la recherche et du développement chez Cadence, a déclaré que la technologie avait été introduite pour la première fois dans ses produits en 2013, à l'aide d'une version de Virtuoso qui s'appuie sur l'analyse et le développement. L'exploration de données crée un modèle d'apprentissage automatique pour l'extraction de paramètres parasites.
À ce jour, Cadence a fourni plus de 1,1 million de modèles d'apprentissage automatique à ses outils pour accélérer l'informatique à long terme, et la prochaine phase de développement de produits est la mise en page et les outils de routage qui lui permettent d'apprendre White a suggéré que ces solutions pourraient utiliser à la fois le traitement local et le traitement en nuage pour tirer parti des systèmes parallèles et des grands ensembles de données.
Le dernier développement de la technologie d'apprentissage automatique et de l'application
Sashi Obilisetty, directeur de la recherche et du développement chez Synopsys, a déclaré que les outils de routage globaux utilisant les algorithmes existants ont atteint leurs limites sur les nœuds de processus avancés. Ils ont donc commencé à réduire les débits de données.
Elle a ajouté que Taiwan Semiconductor Manufacturing Co. avait utilisé l'apprentissage automatique pour prédire l'enroulement global, ce qui a entraîné une augmentation de 40 MHz de la vitesse, Nvidia a utilisé l'apprentissage automatique pour assurer une couverture complète de la puce tout en réduisant les simulations.
Les experts qui ont participé au panel ont dit qu'ils ont vu de nombreuses opportunités dans l'industrie pour utiliser des techniques d'apprentissage automatique pour automatiser des décisions spécifiques et optimiser le processus de conception global.
Plus précisément, les chercheurs étudient les possibilités de remplacer les simulateurs d'aujourd'hui par des modèles d'IA plus rapides, selon Swaminathan, un simulateur relativement lent pouvant entraîner des erreurs de synchronisation, des déséquilibres de circuits analogiques et la réémission des puces. (respin) problèmes de modélisation.En outre, l'apprentissage automatique peut remplacer la modélisation comportementale IBIS dans l'interconnexion à haute vitesse.
En plus des modèles de réseaux de neurones promus par Amazon, Google et Facebook, les services de recherche de photos et de reconnaissance vocale, les chercheurs de puces utilisent également l'exploration de données, l'apprentissage statistique et d'autres outils.
Franzon de North Carolina State University est rapporté à l'aide d'un modèle proxy, l'optimisation de la conception physique pour atteindre le nec plus ultra en 4 itérations, en revanche, les ingénieurs doivent aussi être 20 fois. Une technique similaire est utilisée pour calibrer les circuits analogiques, et multi interconnexion de canal est prévu un émetteur-récepteur.
AI peut les outils EDA (parfois appelés un bouton) définir des dizaines d'options pour aider à accélérer l'automatisation des processus Franzon a déclaré: « Ces outils définit quelques boutons et parfois mal définis, ce qui brouille souvent la relation entre les résultats escomptés. '
HPE utilise actuellement les réseaux de neurones et les classificateurs à hyperplan pour prédire les scénarios de panne sur place en fonction de données telles que la tension, la température et le courant des disques SSD.
Cheng a déclaré: «La formation nécessite une énorme quantité de données, et jusqu'à présent, le classificateur est statique, mais nous voulons augmenter la dimension temporelle en utilisant les RNN au lieu de seulement les bons / mauvais tags, Il y a une balise time-to-failure, et à l'avenir nous voulons étendre ce travail à plus de paramètres et à des défaillances générales du système.
Compiler: Susan Hong