현재 표준 5.0-0.5 계획을 가지고, 오직 년 10 월 2017 년 4.0 버전을 출시하지, AI는 거의 10 년을 자극 빅 데이터, 클라우드 컴퓨팅 및 기타 애플리케이션 상승,의 PCIe에서, 새 릴리스 사양 "언덕으로"라고 할 수 있습니다 PCIe 버전은 마침내 시장 수요를 충족시키기위한 새로운 업그레이드 물결을 안내합니다.
2010 년 릴리스 3.0, PCI-SIG는 마침내 2017 년에 시작 되었기 때문에, PCI 익스프레스 (의 PCIe) 4.0 버전 만 5.0 표준은 표준을 업데이트하는 사업의 2019 시리즈에 발표 할 것으로 예상된다, 또는 후반 청나라 동안, 일본 막부로 서양 배와 무기에 대처하기 위해 일련의 개혁을 통해 "메이지 유신"와 "백 일 개혁"에 의해 수행. 그래서, 정확히 산업이 움직이지 "로 거의 10 년이라고 할 수 있습니다 변화를 겪었다 것입니다 Mountain "PCIe와 마찬가지로"개혁 "의 물결을 시작 했습니까?
PCIe 3.0 하드로드가 끝날 때 AI 상승 / 데이터 볼륨 증가
실제로,의 PCIe 3.0 및 4.0 게시 된 시간 간격이의 PCIe 표준의 이전 세대에 비해 자일링스 (자일링스) 케쉬 Cheerla (그림 1)의 PCIe 및 스토리지 솔루션, 수석 제품 관리자, 기계 학습과 함께. 더 긴, 대용량 데이터 클라우드 컴퓨팅의 부상,의 PCIe 대역폭 및 이더넷 대역폭에 대한 욕구도 빠르게 증가하고 지난 몇 년 동안 각계 각층. 많은 응용 프로그램에 더 많은 대역폭 서버의 PCIe 인터페이스 대역폭이 제한됩니다.
케쉬 Cheerla 1 자일링스의 PCIe 및 스토리지 솔루션, 수석 제품 매니저는 긴 간격의 PCIe 3.0 및 4.0 있지만, 그러나 때문에 배고픈 산업의 PCIe 대역폭의 급속한 상승 때문에 5.0 표준은 빨리 일을 할 것입니다.
핵심은 데이터 센터, 통신 및 엔터프라이즈 시장에서 개발의 물결을 구동하기 위해, 및 PCIe 상호 인해의 PCIe 4.0의 개선 된 표준 전송 속도로 널리 핵심적인 역할을 생산하는 데 사용 많은 이들의 효과에, 그리고 더 많은 응용 프로그램에서 시장의 효율성을 강화.
2010 년에 출시 개의 PCIe 3.0, 전송 속도는 / s의 8GT 인의 PCIe의 PCIe 동안 3.0 및 4.0, 128B가 / 130B 인코딩 방식, 데이터 전송 대역폭 손실 미만 1.6 %로 감소 채용하지만, 전송 속도 4.0 16GT까지 /들, 대용량 데이터 전송에 대한 수요를 충족합니다.
또한,의 PCIe 4.0의 새로운 기능은 새로운 채널의 나머지 채널 에지 트림 (마지), 시스템 대기 시간을 줄이고, 대역폭을 I / O 가상화 플랫폼 통합뿐만 아니라 서비스 유형 장치를 개선, 확장 성 (확장 성)입니다 포함 태그, 크레딧 등 PCIe 5.0의 경우 현재 4.0과 약간 다른 표준 데이터 속도가 32GT / s입니다.
케이던스 수석 애플리케이션 엔지니어링 매니저 리 Zhiyong (그림 2) 인공 지능 (AI) 특히 미국, 중국, 유럽 등, 점점 긴급 높은 대역폭, 만들기의 PCIe 수요의 증가가 적극적으로 AI 국가를 개발하는 것이 아니라의 PCIe 4.0이있을 것이라는 점을 지적 업그레이드 요구 사항.
2 개 케이던스 수석 애플리케이션 엔지니어링 매니저 리 Zhiyong는 말했다 중국과 미국 AI의 긍정적 업그레이드 수요의 PCIe 4.0보다 급한 것 때문이다.
리 Zhiyong 더 2010 릴리스의 PCIe 3.0, 거의 10 년의 PCIe로 구분하기 때문에 단지 최근 AI, 깊은 학습 (예 : AlphaGo 등), 데이터 센터의 고속 전송 및 클라우드를 새로운 표준을 발표하고, 4.0 및 5.0 때문에 물론, 너무 가까이 간행 설명 컴퓨팅 및 대역폭에 대한 수요 증가가, 업그레이드의 새로운 물결에의 PCIe 안내 메시지를 표시하도록 증가의 다른 응용 프로그램.
의 PCIe 5.0 최종 버전의 경우 아직 발표하지 않은, 리 Zhiyong 특히, AI 등 미국과 중국 등 국가의 깊은 학습의 긍정적 인 개발,의 PCIe에 대한 수요가 4.0 업그레이드 때문에 높은 대역폭 AI에 대한 수요의 상대적으로 높은 것 폭발적인 성장을 보이고있다 고 말했다 이들 국가에서 것이다 가장 높은 전송 속도로 업그레이드하기 위해의 PCIe 4.0의 개발을 향한 첫 번째 노력, 좋은 인공 지능 개발 관련 응용 프로그램.
요약, AI, 빅 데이터, 데이터 센터 및 기타 요구 사항의 고속 전송에서의 PCIe을 촉진는의 주요 요인이되었다 "정치 개혁."특히 데이터의 중앙 부분에, 사용자 습관 변화와 함께, 더 이상 고성능을 추구 하여 주요 목적으로 "독립 실행 형 PC '가 아니라 클라우드 스트리밍 애플리케이션에 초점, 실시간 오디오 및 비디오 스트리밍을보고 싶어 (Netfilx를), 소셜 네트워킹 사이트, 쇼핑 플랫폼.
데이터 센터 및 클라우드 트래픽 처리 및 지원 기능 뒤에 이러한 응용 프로그램의 초점은, 사용자의 요구를 충족시킬 수있는 능력. 따라서 이러한 플랫폼이 제공하는 데이터 센터 (처리량)의 산업 전체 처리량의 기능을 지원뿐만 아니라 피크 흐름은 가치가로 .
이러한 이유로 데이터 센터의 이더넷 대역폭은 200G / 400G로 계속 이동하지만 기존의 PCIe 3.0은 200G / 400G의 대역폭에 직면하여 이러한 빠르고 대규모 데이터 전송 요구에 점차적으로 대처할 수 없습니다. NIC의 인터페이스 카드와 마더 보드 간의 PCIe 4.0 또는 5.0으로의 업그레이드 필요성은 PCIe 4.0 및 5.0 표준을 압도하고 가속화하고 있습니다.
안리쓰 (Anritsu)의 비즈니스 및 기술 지원부 부장 인 왕 율리 (Wang Yuli) (그림 3)는 PCIe 4.0 또는 5.0의 주요 애플리케이션 시장은 데이터 센터 서버는 물론 스위치, 라우터, 보드가 크게 증가하는 경우 데이터 센터 내부의 이더넷 대역폭은 200G / 400G로 유지 될뿐만 아니라 PCIe 4.0 또는 5.0 업그레이드 요구도 상당히 강력합니다.
데이터 센터 이더넷 200G / 400G 개발에 해당하는 프로세스는 고속 전송의 요구를 충족 할 때 3 안리쓰 판매 및 기술 지원 프로젝트의 수석 코치 왕 유 콩 표현은,의 PCIe 4.0과 5.0이 해제됩니다.
고속 / 호환 가능한 CCIX 또는 PCIe "변경 방법"의 요소 중 하나는
어디 제품, 요소 AI, 데이터 센터, 새로운 전송 표준 CCIX의 상승 (가속기에 대한 캐시 코 히어 런트 상호 연결), 구동 새의 PCIe 규격의 출시를 가속화 할 수있는 이유 중 아마 하나뿐만 아니라, 따라서. 경쟁이있다.
위에서 언급했듯이 대형 데이터 분석, 검색, 기계 학습, 무선 4G / 5G 네트워킹, 메모리의 전체 데이터베이스 처리, 이미지 분석 및 네트워킹과 같이 데이터 센터의 다양한 가속 애플리케이션에 대한 요구가 계속 증가하고 있습니다 처리 등등.
CCIX이 새로운 전송 표준은 또한 데이터 동기화 높은 대역폭, 낮은 대기 시간과의 공유 캐시를 제공, 기존 서버 상호 인프라를 최대한 활용할 수 있습니다.
이 표준뿐만 아니라 크게 가속기 실용성과 데이터 센터 플랫폼, 또한 임계 값뿐만 아니라 (TCO)을 전반적으로 가속 시스템 소유 비용을 개선 등을 줄이기 위해 기존 서버 시스템으로 절단의 전반적인 효과 성 및 효율성을 향상시킬 수 있습니다. 즉,에 관계없이 데이터가있는 위치의, CCIX은 데이터 저장 위치에 의해 제한되지 않는다 요소 데이터 처리부의 양단에 각각 접속 않으며 복잡한 프로그램 개발 환경을 필요로 성공적으로 할 수있다.
동시에 CCIX 사양의 가장 큰 장점 중 하나는 PCIe 사양을 기반으로하며 PCIe 링크를 통해 전달되는 CCIX 준수 프로토콜이 거의 없거나 전혀 없다는 것입니다. PCIe와의 호환성이 높으며 실제로, CCIX의 캐시 일관성 프로토콜은 8GT / s 이상으로 실행되는 모든 PCIe 링크를 통해 전달 될 수 있습니다.
PCIe 4.0은 16GT / s의 최대 데이터 전송 속도를 규정하고있어 단일 16 레인 링크에서 약 64GB / s의 양방향 대역폭을 제공한다. 시놉시스의 기술 보고서에 따르면 CCIX 컨소시엄의 일부 회원 결과적으로 CCIX 링크는 같은 조건에서 전송 속도를 25GT / s로 증가시켜 "확장 속도 모드"(ESM ) CCIX 기능.
또한 CCIX에는 ESM 기능이있는 구성 요소가 PCIe 구성 요소와 호환 될 수 있도록하는 특수 메커니즘이 있습니다. 서로 통신하고자하는 두 개의 CCIX 구성 요소는 일반 PCIe 링크 초기화 프로세스를 통해 결론적으로, CCIX는 캐시, 상호 연결 일관성을 가질뿐만 아니라 전송 속도가 25GT / s 정도로 높습니다.
CCIX 얼라이언스 회원은 적극적으로 표준의 인기를 추진하고 있습니다. 자일링스, ARM, IWC와 TSMC는 공동으로 세계 최초의 CCIX 테스트 칩을 만들 것이라고 발표했다, 테스트 칩은 2018 년 1 분기에 예상된다 초기 생산 및 생산 웨이퍼 주문은 2018 년 하반기에 출하 될 예정이다.이 칩은 TSMC의 7nm FinFET 공정 기술을 사용하며 ARM의 DynamIQ CPU를 기반으로하며 CMN-600 상호 연결 칩 내부 버스 및 물리적 물리적 IP.
전체 서브 시스템을 검증하기 위해 에머슨은 CCIX IP 솔루션 (컨트롤러 및 물리층), PCIe 4.0 / 3.0 실리콘 IP 솔루션 솔루션 (컨트롤러 및 물리층), DDR4 물리 계층, 주변 IP 및 I2C, SPI, QSPI 테스트 칩을 포함한 관련 IP 드라이버 CCIX를 통한 칩 인터커넥트 만장일치로 동의 칩을 사용하여 자일링스에 연결 16 나노 버텍스 울트라 스케일 + FPGA
자일링스 아키텍처 담당 부사장 인 가우 라브 싱 (Gaurav Singh)은 기존의 서버 인터커넥트 인프라 스트럭처를 활용 해보다 높은 대역폭, 낮은 대기 시간 및 캐시 코 - 액세스 공유 메모리를 제공함으로써 액셀러레이터의 가용성과 전반적인 성능을 향상시킴으로써 데이터 센터 플랫폼은보다 우수한 효율성을 제공합니다.
거대한 데이터 량에 대응하여, 데이터 센터가 긴급 업그레이드를 필요로하는 새로운 전송 표준은 일어나, 그리고 CCIX뿐만 아니라 호환의 PCIe, 25GT / s의의 PCIe 4.0은 16GT / s의보다도 더 높은 전송 속도는 필연적으로해야합니다 의 PCIe 따라서, 기술의 응용 프로그램이 리우 Zongqi는 추측 독일 엔지니어링 수석 프로젝트 매니저입니다. 위협 된 그 상승 CCIX,의 PCIe 업데이트 표준을 가속화하는 요인 중 아마 하나.
Taike의 기술 관리자 인 Huang Fangchuan (그림 4)은 큰 데이터의 증가로 인해 데이터 센터의 요금 요구가 점차 커지고 있으며 새로운 데이터 센터는 이전의 데이터 센터보다 항상 유연 해 졌다고 지적했습니다. 높은 전송 속도, 그리고 실제로 시장은 상당한 이점을 가지고,의 PCIe와 호환됩니다. 그러나, 따라서 판사 CCIX 미래는 전송 인터페이스에 대한 CCIX의 상승은 새로운 선택을 제공 말할 수의 PCIe을 대체 할 수 없습니다.
그림 4 Taike 기술 관리자 인 Huang Fangchuan은 CCIX가 높은 호환성과 고속 전송 특성으로 승진 단계에 있으며 전송 인터페이스에 대한 새로운 선택을 제시했습니다.
상관없이, 경쟁사의 CCIX이 아직 성숙이 어떤 종류의 제품이 섹션의 첫 번째 단락에서 언급 없기 때문에, 관련 제품은 아직 개발 추진 단계에 여전히 있지만 전송을 위해 자신의 호환성 및 고속 전송 특성 중앙 서버, 슈퍼 컴퓨터와 다른 시스템 - 온 - 칩 (SoC) 산업으로, 새로운 시장에 물 인터페이스를 실행하는 새로운 아마도이 때문에 옵션,의 PCIe 표준을 가지고있어 속도를 많이 속도를.
터미널 애플리케이션이 중요한 푸시를 재생 PCIe 5.0 2019 일정이 릴리스 될 예정입니다
앞서 언급했듯이 AI 및 빅 데이터와 같은 애플리케이션의 증가와 데이터 센터의 업그레이드가 절실히 요구됨에 따라 PCIe의 업그레이드가 거의 10 년이 걸렸지 만 PIC-SIG는 2017 년 10 월에 PCIe 4.0을 출시 한 후 2019 년에이를 구현할 계획입니다 5.0 버전을 출시했지만, 표준 사양 개발과 함께 1 년이 넘는 시간이 걸리던 중, 프로세스가 매우 복잡해졌으며, 예정대로 PCIe 5.0을 출시했습니다. 사람들은 의심의 여지가 있습니다.
이에 대해 Rakesh Cheerla는 PCIe 3.0과 4.0의 두 표준은 실제로 오랜 시간이 걸린다 고 생각합니다. 그러나 이제는 업계뿐만 아니라보다 빠르고 더 짧은 제품주기의 속도 인 새로운 세대 기술을 채택하는 업계가되었습니다. , 고객은 애플리케이션 성능에 대한 요구가 급격히 증가하고 있으며, 더 빠른 PCIe 인터페이스가 애플리케이션 성능을 향상시키는 열쇠가 될 것이므로 차세대 PCIe 5.0 표준은 PCIe 4.0보다 훨씬 더 높습니다 빨리 시작되었습니다.
안리쓰의 비즈니스 및 기술 지원 부서 책임자 인 Du Liyi는 "표준 업데이트"대신 표준 "업데이트"를 촉진한다는 점에서 현재 표준 개정의 이유가 과거와 매우 다르다는 동일한 견해를 공유했습니다. 개발 PCIe 4.0 및 5.0에 대한 시장 수요는 급속도로 증가하고 있으며 향후 제품의 인기는 PCIe 3.0보다 빠르지 않을 것입니다. 출시 시점에는 4,5 년 후에 점차 대중화 될 필요가 없습니다.
시간 간격은 5.0 1.0 5.0이의 PCIe 명세서 예상 제 버전 4.0 짧게 너무 많은 새로운되지 않기 때문에 케쉬 Cheerla 설명 표준 5.0 업그레이드 키는, 링크의 전송 속도. / s의 32GT하는 16GT / s에서 두배 기능, 또한 4.0에서 5.0의 작은 변화 때문에 5.0 사양이 매우 빠르게 개발 될 것입니다.
케쉬 Cheerla는 사용 서버 프로세서 소켓의 도입으로 될 것이라고 추측 초기의 PCIe 5.0을 전파하기 시작했다. 또한, 5.0의 실제 시간은 개의 PCIe 5.0 규격 버전 1.0 릴리스를 포함한 여러 가지 요인에 따라 달라 채택, 서버 칩은 테이프 및 호환성 테스트 산업의 완료, 업계 최고 성능에 대한 고객의 수요를 충족하기 위해 도시의 드라이브를 물었을 때,이 새로운 기술을 빠르게하기 위해 노력하고있다.
데이터 센터 고속 인터넷에서 AI 애플리케이션은 PCIe 5.0 사양 개발의 급격한 증가를 요구하고 있으며, 개발이 본격적으로 진행되고 있고, 0.5 버전으로되어 있으며, 최종 1.0 버전은 그리 멀지 않은 것으로 예상됩니다. PCI-SIG는 이전에 고성능 응용 프로그램의 새로운 영역을 목표로 한 공식적인 버전을 2019 년에 발표 할 예정이었으며 PCI-SIG의 회장이자 회장 인 Al-Yanes는 PCIe 5.0 32GT / s 대역폭이 업계에 제공 될 것으로 기대하고 있습니다 새로운 속도 표준을 수립하십시오.