Das Aufkommen von Anwendungen wie KI, Big Data und Cloud Computing hat die seit fast einem Jahrzehnt "klebrige" PCIe dazu veranlasst, neue Spezifikationen zu veröffentlichen. Version 4.0 wurde nicht nur im Oktober 2017 veröffentlicht, sondern der aktuelle 5.0-Standard wurde auch auf 0,5 formuliert Die Version von PCIe bringt schließlich eine Welle neuer Upgrades, um die Nachfrage des Marktes zu befriedigen.
PCI-SIG hat die Version 4.0 von PCI Express (PCIe) im Jahr 2017 nach der Veröffentlichung der Version 3.0 im Jahr 2010 veröffentlicht, und der 5.0-Standard wird voraussichtlich 2019 veröffentlicht. Eine Reihe von Standard-Update-Initiativen, wie die letzten Jahre des japanischen Shogunats oder der späten Qing-Dynastie Die "Meiji-Restauration" und die "Reformbewegung von 1898" wurden durch eine Reihe von Reformen als Reaktion auf die Einführung westlicher Schiffe durchgeführt. Welche Art von industriellen Veränderungen haben wir im letzten Jahrzehnt erlebt? Wie Mountain "PCIe, eine Welle der" Reform "Welle?
KI Anstieg / Datenvolumen erhöht bis zum Ende der PCIe 3.0 Hard Load
Rakesh Cheerla (Abbildung 1), leitender Produktmanager für PCIe und Storage-Lösungen bei Xilinx, sagte, dass die Zeit zwischen PCIe 3.0 und 4.0 deutlich länger war als die der vorherigen Generation von PCIe-Standards. Mit Machine Learning, Big Data In den letzten Jahren ist der Bedarf an PCIe-Bandbreite und Ethernet-Bandbreite in den letzten Jahren stark angestiegen. In vielen Anwendungen wird die Serverbandbreite zunehmend durch die Bandbreite der PCIe-Schnittstelle begrenzt.
Rakesh Cheerla, Senior Produkt Manager, Xilinx PCIe und Storage Solutions, glaubt, dass PCIe 3.0 und 4.0 zwar lange Latenzzeiten haben, der 5.0-Standard jedoch schnell entwickelt wird, da die Industrie vom Durst nach PCIe-Bandbreite lebt.
Der Schlüssel zu treiben diese Welle der Entwicklung aus dem Rechenzentrum, Telekommunikation und Enterprise-Märkten und PCIe-Verbindung ist über die Wirksamkeit vieler weit verbreitet, eine Schlüsselrolle zu produzieren aufgrund der verbesserten Standard-Übertragungsgeschwindigkeit von PCIe 4.0 und die Wirksamkeit des Markts in vielen Anwendungen stärken.
PCIe 3.0 in 2010 gestartet, wird die Übertragungsrate 8GT / s, während der PCIe PCIe 3.0 und 4.0, eingesetzt 128B / 130B Codierschema Datenübertragungsbandbreitenverlust auf weniger als 1,6% reduziert ist, aber die Übertragungsrate bis zu 4,0 16GT / s, um die Nachfrage nach Übertragung großer Datenmengen gerecht zu werden.
Zu den weiteren neuen Funktionen von PCIe 4.0 gehören Margining, Verkürzung der Systemlatenz, Skalierbarkeit für zusätzliche Kanäle und Bandbreite, verbesserte I / O-Virtualisierung und Plattformkonsolidierung sowie Unterstützung für serviceorientierte Geräte Tag, Kredit, etc. Was PCIe 5.0 betrifft, ist der Strom leicht von 4.0 verschieden, dass seine Standarddatengeschwindigkeit bis zu 32GT / s beträgt.
Li Zhiyong, Senior Application Engineering Manager bei iResearch, wies darauf hin, dass die steigende Nachfrage nach PCIe mit hoher Bandbreite immer mehr an Bedeutung gewinnt, insbesondere in Ländern wie den USA, China oder Europa, die aktiv KI entwickeln Upgrade-Anforderungen
Abbildung 2 Li Zhiyong, Senior Application Engineering Manager von IAC, wies darauf hin, dass China und die Vereinigten Staaten aktiv KI entwickeln, da der Upgrade-Bedarf von PCIe 4.0 dringlicher sein wird.
Li Zhiyong erklärte weiter, dass seit der Version 2010 PCIe 3.0, von fast 10 Jahren getrennt PCIe nur einen neuen Standard veröffentlicht und 4.0 und 5.0 veröffentlicht, da natürlich auch so nah, die jüngste AI, tiefes Lernen (wie AlphaGo), Rechenzentrum Hochgeschwindigkeitsübertragung und Cloud Computing und andere Anwendungen auf dem Vormarsch, so dass eine erhöhte Nachfrage nach Bandbreite, PCIe Platzanweiser in einer neuen Welle von Upgrades aufgefordert.
Li Zhiyong sagte, insbesondere die positive Entwicklung von AI, vertieften Lernen des Landes, wie die USA und China, die Nachfrage nach PCIe 4.0 Upgrade wird mit hohen Bandbreite AI wegen der Nachfrage relativ hoch sein wird ein explosives Wachstum zeigt, im Fall von PCIe 5.0 Endfassung noch nicht freigegeben unter diesen Ländern erste Anstrengungen zur Entwicklung von PCIe 4.0, um auf die höchste Übertragungsrate, gute KI Zusammenhang mit der Entwicklung von Anwendungen zu aktualisieren.
Zusammengefasst sind KI, Big Data und Hochgeschwindigkeits-Rechenzentrumstransmission die Hauptfaktoren für den "Wandel" von PCIe. Insbesondere im Rechenzentrum, wo sich die Gewohnheiten der Benutzer ändern, verfolgen sie keine hohe Leistung mehr Der "Stand-alone-PC" ist das Hauptziel, aber konzentriert sich auf Cloud-Streaming-Anwendungen, wie zum Beispiel Streaming-Instant-Video (Netfilx), Social-Networking-Sites, Shopping-Plattformen und so weiter.
Der Fokus dieser Anwendungen hinter dem Rechenzentrum und Cloud-Verkehrsverarbeitung und Support-Funktionen, die Fähigkeit, die Bedürfnisse der Nutzer gerecht zu werden. Daher sind diese Plattformen die Möglichkeit, für die Industrie Gesamtdurchsatz des Rechenzentrums unterstützen (Durchsatz) vorgesehen ist, sowie Peak-Flow wird bewertet .
Aus diesem Grund bewegt sich die Bandbreite von Ethernet im Rechenzentrum weiterhin in Richtung 200G / 400G, jedoch ist das ursprüngliche PCIe 3.0 angesichts der Bandbreite von 200G / 400G nicht mehr in der Lage, einen so schnellen und massiven Datenübertragungsbedarf zu bewältigen Der Bedarf der Industrie nach Upgrades auf PCIe 4.0 oder sogar 5.0 zwischen den Schnittstellenkarten auf der NIC und dem Motherboard drängt und beschleunigt die PCIe 4.0 und 5.0 Standards.
Wang Yuli, stellvertretender Manager der Business and Technical Support Division von Anritsu (Abbildung 3), erklärte, dass der Hauptanwendungsmarkt für PCIe 4.0 oder 5.0 sowohl die Rechenzentrumsserver als auch Switches, Router, Board, im Falle einer großen Steigerung der Übertragung, nicht nur die Bandbreite des Ethernet im Inneren des Rechenzentrums weiterhin 200G / 400G, sondern auch die Nachfrage nach Upgrade von PCIe 4.0 oder 5.0 ist auch ziemlich stark.
Abbildung 3 Anritsu Business and Technical Support-Projektassistent Wang Yuhuan sagte, dass der Veröffentlichungsplan für PCIe 4.0 und 5.0 der Entwicklung des Rechenzentrums Ethernet 200G / 400G entspricht, um die Anforderungen der Hochgeschwindigkeitsübertragung zu erfüllen.
Einer der Faktoren von hoher Geschwindigkeit / kompatibel CCIX oder PCIe "Change-Methode"
Daher kann neben CC, Datencenter und anderen Faktoren auch der neue CCIX (Cache Coherent Interconnect for Accelerators), ein neuer Übertragungsstandard, einer der Gründe dafür sein, PCIe dazu zu bewegen, die Veröffentlichung neuer Spezifikationen zu beschleunigen.
Wie bereits erwähnt, steigt die Nachfrage nach verschiedenen Beschleunigungsanwendungen im Rechenzentrum weiter an, wie Big-Data-Analyse, Suche, maschinelles Lernen, drahtloses 4G / 5G-Netzwerk, vollständige Datenbankverarbeitung im Speicher, Bildanalyse und Vernetzung Verarbeitung und so weiter.
CCIX, der neue Transportstandard, nutzt die etablierte Server-Interconnect-Infrastruktur und bietet gleichzeitig höhere Bandbreite, geringere Latenzzeiten und Datensynchronisierung mit gemeinsam genutztem Cache.
Dieser Standard erhöht nicht nur drastisch die Verfügbarkeit von Beschleunigern und die Gesamtleistung und Effizienz der Rechenzentrums-Plattform, sondern reduziert auch die Eintrittsbarrieren in bestehende Serversysteme und verbessert die TCO von beschleunigten Systemen. Mit anderen Worten, egal wo Daten gespeichert werden, CCIX kann auf jeder Komponentenseite problemlos auf die Daten zugreifen und diese verarbeiten, ohne durch den Datenspeicherort eingeschränkt zu sein, und erfordert keine komplizierte Programmentwicklungsumgebung.
Gleichzeitig ist einer der größten Vorteile der CCIX-Spezifikation, dass sie auf der PCIe-Spezifikation basiert, mit wenig oder keinem CCIX-Compliance-Protokoll über die PCIe-Verbindung. Zusätzlich zu ihrer hohen Kompatibilität mit PCIe Tatsächlich kann das Cache-Kohärenzprotokoll von CCIX über jede PCIe-Verbindung übertragen werden, die mit 8GT / s oder schneller läuft.
PCIe 4.0 spezifiziert eine maximale Datenrate von 16GT / s, was eine gesamte bidirektionale Bandbreite von etwa 64 GB / s über eine einzelne 16-Lane-Verbindung erreicht Laut einem technischen Bericht von Synopsys haben einige Mitglieder des CCIX-Konsortiums Als Ergebnis kann eine CCIX - Verbindung unter denselben Bedingungen 100 GB / s erreichen, indem die Übertragungsrate auf 25GT / s erhöht wird, was zu einem Problem führt, das als "Extended Speed Mode" (ESM ) CCIX-Funktionen.
Darüber hinaus verfügt CCIX über einen speziellen Mechanismus, mit dem Komponenten mit ESM-Funktionalität mit PCIe-Komponenten kompatibel sind: Zwei CCIX-Komponenten, die miteinander kommunizieren möchten, können über den normalen PCIe-Link-Initialisierungsvorgang zu Maximale gegenseitige Unterstützung PCIe Geschwindigkeit. Zusammenfassend hat CCIX nicht nur Cache, Verbindungskonsistenz, die Übertragungsgeschwindigkeit ist so hoch wie 25GT / s.
Mitglieder der CCIX-Allianz werben aktiv für die Beliebtheit des Standards. Xilinx, ARM, IWC und TSMC haben gemeinsam angekündigt, dass der Testchip im ersten Quartal 2018 zusammen mit dem weltweit ersten CCIX-Testchip entwickelt wird Die ersten Produktions- und Produktionsaufträge für Wafer werden voraussichtlich in der zweiten Jahreshälfte 2018 ausgeliefert. Der Chip nutzt die 7-nm-FinFET-Prozesstechnologie von TSMC und basiert auf ARMs DynamIQ-CPUs und nutzt den internen und physischen Bus des CMN-600-Interconnect-Chips Physische IP.
Um das komplette Untersystem zu überprüfen, Cadence liefert auch wichtige Eingangs- und Ausgangsanschlüsse (I / O) und Speichersubsysteme, einschließlich CCIX IP-Lösung (Controller und Bitübertragungsschicht), PCIe 4.0 / 3.0 Silizium Intellectual Property (IP) Lösung Programm (Controller und physikalische Schicht), DDR4, die physikalische Schicht, einschließlich I2C, SPI, QSPI Innenumfang IP und der zugeordneten IP-Treiber. CCIX Tests-Wafer durch den Wafer zu Wafer Verbindungsvereinbarungen können den Xilinx verbinden 16 nm Virtex UltraScale- + FPGA.
Gaurav Singh, Vice President von Xilinx Architektur darstellt, wird CCIX die bestehenden Internet-Infrastruktur-Server verwenden, um eine höhere Bandbreite zur Verfügung stellen, niedrigere Latenzrate und Cache-kohärenten gemeinsamen Speicherzugriff, um die Benutzerfreundlichkeit und die Gesamtleistung des Beschleunigers zu verbessern, die Rechenzentrum Plattform hat überlegene Effizienz.
Als Reaktion auf die riesige Menge an Daten muss das Rechenzentrum dringend Upgrade, ein neuer Übertragungsstandard stieg ebenfalls auf, und CCIX nicht nur kompatibel PCIe, Übertragungsgeschwindigkeit, die 25GT / s PCIe 4.0 ist auch höher als die 16GT / s, wird unweigerlich haben PCIe wurde bedroht. Daher ist die Anwendung der Technologie ist das German Engineering Senior Projektmanager Liu Zongqi, dass der Anstieg CCIX spekuliert, vielleicht einer der Faktoren, PCIe aktualisiert Standards zu beschleunigen.
Huang Fangchuan, Technologiemanager bei Taike (Abbildung 4), wies ebenfalls darauf hin, dass der Anstieg von Big Data die Rechenzentren zunehmend zu hohen Tarifen gezwungen habe, während die neuen immer flexibler waren als die alten. Hohe Übertragungsrate und kompatibel mit PCIe, haben in der Tat erhebliche Vorteile auf dem Markt.Es kann jedoch nicht geschlossen werden, dass CCIX in Zukunft PCIe ersetzen wird, kann nur gesagt werden, dass der Aufstieg von CCIX eine neue Wahl für die Übertragungsschnittstelle bietet.
Abbildung 4 Taike-Technologie-Manager Huang Fangchuan enthüllte, dass CCIX sich immer noch in der Förderungsphase befindet, mit hoher Kompatibilität und schnellen Übertragungseigenschaften, was eine neue Wahl für die Übertragungsschnittstelle bringt.
Wie bereits im ersten Absatz dieses Abschnitts erwähnt, egal, welche Art von Produkt, seine Konkurrenten CCIX noch nicht ausgereift ist, ist immer noch in der Förderphase, verwandte Produkte sind noch in der Entwicklung, aber ihre Kompatibilität und High-Speed-Übertragungseigenschaften für die Übertragung Wasser-Grenzfläche in einen neuen Markt läuft, als den zentralen Server, Supercomputer-Computer und andere System-on-Chip (SoC) die Industrie neue Möglichkeiten zu bringen, vielleicht weil dieser, PCIe-Standards und damit das Tempo viel beschleunigen.
Terminal-Anwendung spielt eine wichtige Push-PCIe 5.0 2019 Zeitplan wird erwartet, zu veröffentlichen
Wie bereits erwähnt, haben die zunehmende Verbreitung von Anwendungen wie KI und Big Data sowie die dringend notwendige Modernisierung von Rechenzentren das Upgrade von PCIe um fast ein Jahrzehnt vorangetrieben, doch PIC-SIG hat das PCIe 4.0 im Oktober 2017 veröffentlicht und plant dann 2019 den Start Startete Version 5.0, aber in der Mitte von mehr als einem Jahr auseinander, und die Entwicklung einer Standard-Spezifikation, kann der Prozess sehr kompliziert sein, PCIe 5.0 wirklich gestartet wie geplant, ist es unvermeidlich, dass die Menschen einige Zweifel haben.
Als Reaktion darauf, Rakesh Cheerla glaubt, dass die beiden Standards PCIe 3.0 und 4.0 wirklich eine lange Zeit haben.Aber jetzt die Industrie, neue Generation Technologie, das Tempo von immer schneller, kürzere Produktzyklen, nicht nur die Industrie zu übernehmen Auch bei den Verbrauchern steigt die Nachfrage nach Anwendungsleistung rasant, und die schnellere PCIe-Schnittstelle wird der Schlüssel zur Steigerung der Anwendungsleistung sein, so dass der PCIe 5.0-Standard der nächsten Generation sogar noch höher ist als der von PCIe 4.0 Schnell gestartet.
Anritsu Sales & Technical Support Manager, eine Tu halten auch die gleiche Ansicht, die heutigen Standard-Updates stellt die Gründe sehr verschieden von der Vergangenheit und Ort, dass die ‚Übernehmen‘ ist das Standard „update“ und nicht als „Standard-Update“ zu fördern und dann Anwendungen fahren Entwicklung. PCIe 4.0, Nachfrage sprang 5.0 sehr schnell ist, wird das nächste Produkt nicht so populär Geschwindigkeit PCIe 3.0 werden muss, wenn nur haben wir nicht die sofortige Anwendung verlangen können, und deshalb alle vier oder fünf Jahre vor mehr üblich.
Rakesh Cheerla Beschreibung, der Standard 5.0 Upgrade-Schlüssel wird die Verbindungsübertragungsrate von 16GT / s verdoppelt / s 32GT. Da die Intervallzeit 4,0-5,0 verkürzt wird, die erste Version 1.0 5.0 die PCIe-Spezifikation erwartet und wird nicht sein, viele neue Funktion, es liegt daran, dass kleine Änderungen in der Größenordnung von 4,0 bis 5,0 und 5,0 bedeuten, dass die Daten sehr schnell abgeschlossen werden.
Rakesh Cheerla spekuliert, dass die anfängliche Einführung von PCIe 5.0 beginnen wird zu popularisieren, da Server-Prozessor-Slots eingeführt werden, und die tatsächliche Einführung von 5.0 hängt von verschiedenen Faktoren ab, einschließlich Release 1.0 der PCIe 5.0-Spezifikation, Server-Wafer-Spleißen und industrietaugliche Tests Die Branche arbeitet intensiv daran, die Markteinführungszeit dieser neuen Technologie zu beschleunigen, um die Anforderungen der Kunden nach maximaler Effizienz zu erfüllen.
Alles in allem, im Rechenzentrum High-Speed-Internet, KI-Anwendungen verlangen Anstieg im Falle der PCIe 5.0-Spezifikation Entwicklung ist in vollem Gange im Gange, wurde auf 0,5 Version, die endgültige Version 1.0, nicht zu weit weg, wird erwartet Der zuvor geplante Plan der PCI-SIG veröffentlichte im Jahr 2019 eine formelle Version, die auf weitere neue Bereiche von Hochleistungsanwendungen abzielte, und Al-Yanes, Chairman und President von PCI-SIG, erwartet außerdem, dass PCIe 5.0 32GT / s Bandbreite in der Branche sein wird Richten Sie einen neuen Geschwindigkeitsstandard ein.