二つの難しさは、同じ設計原理は、同一の部品に、異なる人々が異なる結果を持つことになりますPCBを特に重要生成され、この点のPCBの生産レベルで高周波信号と弱い信号を処理するマイクロエレクトロニクスの分野であります次に、良いPCBボードを作る方法は？
どのように高品質のPCBを取得するには？
まず、目標を明確に設計する必要があります
設計作業を受け、我々は最初の設計目標を明確にしなければならない、一般的なPCB基板、高周波PCBボードで、それは普通のPCBボードであれば、小信号処理PCBボードやPCBボードには、両方の高周波小信号処理を持っています限り負荷線LTは、我々は処理のいくつかの手段を使用する必要がある場合、合理的な配置配線ニート、正確な機械的寸法、および、負荷を軽減することができるように、長い反射防止集束長期ドライブを強化します。
ボードは、40MHzの信号線、例えば線間のクロストークの問題としてこれらの特別な考慮事項のために必要な信号線以上を有する場合、周波数が高い場合、分配パラメータに従って、配線の長さより厳しい制約がありますネットワーク理論との間の相互作用は、その高速な回路接続が決定要因であり、システムの設計では無視できない。信号線に対して伝送速度ドアの増加に伴って、隣接する信号線になる間のクロストークの対応する増加となり比例して電力消費と熱放散が高速回路も大きく、典型的には増加し、十分な注意が高速PCBで行われるべきです。
ボードは、これらの信号線上ミリボルト、あるいはマイクロボルト微弱な信号を持っている場合、小信号は、多くの場合、シールド対策が必要であり、他の強い信号からの干渉の影響を非常に受けやすく、弱すぎるので、それ以外の場合は、特別な注意が必要です信号対雑音比を大幅に低減して、有用な信号が雑音によって沈められ、効果的に抽出されないようにする。
ボードの試運転も考慮されるべきいくつかの小さな信号と高周波信号を直接プローブ測定に連結されていないため、設計段階でテストポイント、テストポイント分離やその他の要因の物理的位置は、無視することはできません。
基板層の数、部品パッケージの形状の使用、基板の機械的強度などの他の関連要因を考慮する必要があります。PCB基板を行う前に、設計の設計目標を立てます。
第二に、配線要件のレイアウトで使用されるコンポーネントの機能を理解する
我々はいくつかの特別な成分は、アナログ信号増幅器としてレイアウト、及びLOTI APHが使用される場合、電源装置の円滑な、リップルアナログ小信号部用のアナログ信号増幅器の電力要件をはるかに配置する必要があり、特別な要件を持っていることを知っている。にOTIボード、特殊シールドの小信号増幅部も漂遊電磁干渉をシールドするために追加されました。
チップECL技術、高消費電力の多くの熱を持つNTOI GLINKボードは、問題を加熱する必要があるレイアウトの特別な考慮事項でなければならない、自然冷却の使用は、それが空気の流れの代わりに、比較的滑らか不可欠GLINKチップであり、そして、熱の出てくるが、他のチップに大きな影響を構成することはできません。デバイスがボードまたは他のハイパワーのホーンが装備されている場合、電源は真剣に十分に注意する必要があり、深刻な環境汚染を引き起こす可能性があります。
第3に、コンポーネントレイアウトの検討事項
部品配置まず最初に考慮すべき要因の一つは、レイアウトが可能な限り短くするであろう場合の電気的特性は、接続コンポーネントは、特に、いくつかの高速回線のため、可能な限り互いに近くにあり、電力信号及び小信号デバイス回路の性能を満たすことを前提に、また、ボードの機械的なサイズ、ソケットの場所も真剣に検討する必要がある、きれいに、美しい、簡単に配置されたコンポーネントを考慮する必要があります。
高速システムにおけるグランドおよび相互接続ライン上の伝送遅延時間も、システム設計において考慮すべき最初の要素であり、信号ライン上の伝送時間は、特に高速ECL回路の場合、システム全体の速度に大きな影響を与えます。回路ブロック自体は非常に高速ですが、通常の配線（30cmのライン長あたり約2 ns）のあるバックプレーンの遅延時間が長くなるため、システム速度が大幅に低下します。シフトレジスタと同様に、このコンポーネントの作業の同期カウンタ同期は、送信時間の異なるプラグボード遅延へのクロック信号が等しくないため、ボード上にない場合はシフトレジスタの所有者のエラーを引き起こす可能性があるため、ボードの同じ部分に配置するのが最善です。同期が重要な場合、共通クロックソースから各ボードに接続されるクロックラインは同じ長さでなければなりません。
第4に、配線に関する考察
OTNIとスター型光ファイバー・ネットワークの設計が完了すると、設計が必要な100MHz以上の高速信号ラインを持つボードが増えます。ここでは、高速ラインの基本概念を紹介します。
伝送ライン：
ラインの伝送遅延が信号の立ち上がり時間よりもはるかに短い場合、信号の立ち上がり時に発生する一次反射が水没しますオーバーシュート、キックバック、およびリンギングが存在しなくなると、今日のほとんどのMOS回路では、立ち上がり時間とライン伝搬遅延時間がはるかに大きいため、信号歪みのないトレースがメートル単位で長くなります。高速ロジック回路、特に超高速ECL用。
集積回路の場合、エッジ速度が速いために信号の完全性を維持するために、トレースの長さを大幅に短くする必要があります。
深刻な波形歪みのない作業の高速回路の比較的長いラインを作成するには、2つの方法があり、オーバーシュートの量は、接地電位よりダイオード電圧降下より低いクランプされるように速い、立ち下がりエッジのTTLショットキーダイオードクランプ法反動の背中の振幅を減少させるレベルに、回路（50〜80Ω）の「H」状態が減衰遅い立ち上がりエッジのオーバーシュート、しかしレベルであり、比較的高い出力インピーダンスを可能にしますさらに、免疫レベル「H」状態が大きいので、バックラッシュは非常に顕著ではないという問題、デバイスのHCTシリーズ、直列抵抗を使用すると、ショットキーダイオードクランプ終結法の組み合わせました改善の効果がより明らかになります。
ファンアウト信号線に沿って、より高いビットレートと高速エッジレートで、上記TTL成形方法が原因で反射波線の存在が不十分であると思われる場合、それらは、高いビットレートで合成傾向があります、ECLシステムにおける反射の問題を解決するために厳しい信号歪み及び干渉低減のための原因となることは、典型的には別の方法を使用：ラインマッチング法が、この制御方法で反映させることができ、得られた信号の完全性を保証。
伝送ラインを使用している場合、厳密な彼は、送電線が常に必要とされていない高速ECLデバイスのためのより高速なエッジ速度があります。従来のTTLおよびCMOSデバイスは、より遅いエッジ速度を持っているため、伝送線路はあまり必要ではないことを言ったが、それらは、接続遅延を予測し、インピーダンス整合を介して反射と振動を制御するという利点があります。
図1に示すように、伝送線路を採用するか否かを決定する基本的な要素は、
（1）レートに沿ったシステム信号、
（2）接続距離;
（3）容量性負荷（どれくらいのファンがあるか）、
（4）抵抗負荷（ライン終端）。
（5）許容反動およびオーバーシュート率（AC免疫の低下）。
図2に示すように、
（1）同軸ケーブルとツイストペア：システムとシステムの接続によく使用されます。同軸ケーブルの特性インピーダンスは通常50Ωと75Ω、ツイストペアは通常110Ωです。
（2）マイクロストリップライン上のPCB
ストリップガイドは誘電体分離における接地面との間のマイクロストリップ線路（信号線）である。線の太さ、幅及び接地面との間の距離が制御されている場合は、その特性インピーダンスマイクロストリップラインの特性インピーダンスZ0は次の通りです。
（3）PCBのストリップライン
ストリップラインは、導電性の銅ストリップライン平面の2つの層の間に中間誘電体が配置されている。導電層と平面線路の誘電体厚みと幅との間の距離は、媒体は、特性線が制御可能である場合インピーダンスもまた制御可能であり、ストリップ線路の特性インピーダンスは、
3、終端伝送路
ラインの特性インピーダンスに等しい抵抗を有する受信端でのラインの終端は、伝送ラインが主に分散負荷を駆動することを含む最良の電気的性能を得るために使用される並列終端であることを意味する。
時々、電力消費を節約するために、直列に接続され、さらに、コンデンサ104の抵抗終端回路AC終端を形成し、それが効果的にDC損失を低減することができます。
ドライバと送電線直列抵抗、及び端末がもはや回線終端抵抗に接続されている間、この終端方法は、直列終端と呼ばれるロングラインのオーバーシュートやリンギングが減衰終了直列または直列に使用することができますシリーズダンピングを制御する技術は、この減衰方法を実現するために、小さな抵抗（通常10〜75Ω）を直列に備えたドライブゲートを使用して、関連するラインの制御に関連するインピーダンス（フロア配線、グランドプレーンの回路基板や巻線の大部分などはありません。
伝送線路の特性インピーダンスに等しい直列終端回路（ゲートドライバ）の直列抵抗値と出力インピーダンス場合。タンデム接続端のみ集中負荷端子と長い時間で伝送遅延を使用しての欠点があるが、このこれは、タンデム終端伝送ラインを追加することによって克服することができます。
図4に示すように、無終端伝送路
回線遅延が信号の立上り時間よりもはるかに短い場合、直列または並列終端なしで伝送路を使用することができます。非端末接続に双方向遅延がある場合（信号は伝送路上を1回移動します）信号の立ち上がり時間が短いと、非終端によるキックバックはロジックスイングの約15％です。最大オープン回路長はおよそ次のようになります。
Lmaxここで、立ち上がり時間のtr
tpdは単位ライン長当たりの伝送遅延時間
5、終了を比較するいくつかの方法
パラレル終端および直列終端には、設計者の趣味およびシステム要件に応じて、1つまたは2つが使用される独自の利点があります。
長時間の負荷は、長いワイヤを駆動するドライバのゲートの伝搬遅延に影響を及ぼさず、信号エッジ速度にも影響しません。これは、システムが高速であり、信号がワイヤを通ってそのまま送信されることです。長いラインに沿った信号の伝搬遅延が増加します。大きなファンアウトを駆動すると、直列終端のように負荷をまとめなければならない端子ではなく、ブランチの短いラインに沿って負荷を分散できます。
直列終端方法は、回路が複数の並列負荷ラインを駆動することを可能にする。容量性負荷による直列終端の遅延は、対応する並列終端のそれの約2倍であり、短いラインでは、しかし、直列終端のクロストークは並列終端のクロストークよりも小さくなります。主な理由は、直列終端に沿って伝送される信号の振幅がロジックスイングの半分に過ぎないためです。スイッチング電流はスイッチング電流の並列終端の半分に過ぎず、信号エネルギーは小さなクロストークが小さい。
両面PCBまたは多層の際にオプションで、最大動作周波数とクロック周波数が多層200MHZを超える最良の選択の充填密度を決定するために必要な回路の複雑さに依存します。動作周波数が350MHzのを超えている場合、その高い周波数の減衰のプリント回路基板の誘電体層としてポリテトラフルオロエチレンの最良の選択は、寄生容量が小さくなるように小さくなるように、より高速な伝送速度がさらに大きく起因Z0に電力を節約しますプリント基板の位置合わせには、以下の原則と要件があります。
（1）すべてのパラレル信号線は、クロストークを低減するために、大きな間隔を残すしようとする間に二つ近い離間信号線が存在する場合、シールドが機能できるように、接地線は、好ましくは、2本の線の間に取ります役割。
（2）信号伝送路の設計は、鋭いターンを回避変異を一定の大きさの均一な円弧ラインを形成しようとするように設計された伝送線路と反射の特性インピーダンスを防止します。
（3）トラックの幅は、計算式上のマイクロストリップ及びストリップラインの特性インピーダンスに応じて、プリント回路基板のマイクロストリップ特性インピーダンスが50〜120Ωの間で一般に変えることができる。大きい特性を得るためにインピーダンス、線幅が非常に狭い行われなければならない。しかし、細い線を作ることは容易ではありません。考慮すべき要因の組み合わせ、通常68Ωの特性インピーダンスの選択は、時間と消費電力を遅らせることができるので、より適切な約68Ωのインピーダンスの値を選択してください50Ω伝送ラインの最適なバランスを達成するためには、伝送遅延時間と増加の原因となります大きなインピーダンスは、消費電力を低減することができるが、;.より多くの電力を消費しますが、原因負の線間容量に大きな伝送遅延時間を撥ます。特性インピーダンスが、単位長さ当たりの線の低い固有キャパシタンス特性インピーダンスの減少は、特性インピーダンスが比較的大きく、伝搬遅延時間は、負荷容量によってあまり影響される。伝送線路の重要な特徴は、適切で終端され、分岐短期間のオンライン遅延時間は効果がないはずです.Z0が50Ωの場合、大きなリンギングを避けるために短いブランチの長さを2.5cmに制限する必要があります。
（4）両面基板（または4層基板を4本にする）の場合は、互いに交差する主配線を防止するために、互いに直交する線の両側にある回路基板。
（5）リレー、ライト、スピーカーなどの大電流デバイスを搭載しているプリント回路基板の場合、地面のノイズを低減するために別個にグランドを分離するのが最善です。これらの大電流デバイスはグランドボードとバックプレーン上の別のグランドバスに接続し、これらの個々のグランドラインをシステム全体のグランドに接続する必要があります。
（6）基板上に小さな信号増幅器がある場合、増幅前の弱い信号線は強い信号線から遠くにあり、配線は可能な限り短くし、可能であればグランド線でシールドする必要があります。