Applied Meterials, Synopsys, Qualcomm, 통합 칩 제조 업계의 공동 창립자, 이산 트랜지스터 및 완전한 논리 게이트 (개별 트랜지스터 포함)에 대한 토론의 핵심 인 5 가지 차세대 기술에 대한 설계 대안 시뮬레이션 및 분석 성능의 차이점은 무엇입니까?
결과적으로 최종 '승자'는 5 명의 후보자 중 하나가 아니라 Qualcomm 엔지니어가 NanoRings이라는 새로운 디자인을 채택한 것입니다.
'공정 엔지니어 엔지니어 또는 매우 제한된 특정 기능을 제외한 장치 최적화 "퀄컴 최고 예를 들어. SCSong 설명 엔지니어, 디바이스 사이즈의 트랜지스터의 게이트에 초점이 잘 대신 단일 트랜지스터의 전체 논리 게이트로 전환 할 때 현재의 제어 채널을 통해, 그러나, 다른 사람이 더 많은 것을 언급 할 가치가 중요 해지고, 노래와 그의 팀은 발견 장치의 기생 커패시턴스 -에서 예상치 못한 커패시터 구조로 인해 변환 프로세스가 손실됩니다. 실제 문제입니다.
그래서 Qualcomm이 Qualcomm이 Nanoslabs에 전화하는 IBM Nanosheets 대신 나노 시트를 선택하는 이유입니다. 측면에서 보면 Nanoslabs는 두 개 또는 세 개의 직사각형 실리콘 플레이트 이 플레이트는 high-k 유전체와 실리콘에 전류를 흐르게하는 전기장을 생성하는 금속 게이트로 둘러싸여 있습니다.
게이트 전극이 각 실리콘 플레이트를 완전히 둘러싸면 전류 흐름은 잘 제어 될 수 있지만 실리콘, 절연체, 금속, 절연체 및 실리콘 사이의 구조는 기본적으로 한 쌍의 커패시터이기 때문에 기생 커패시턴스가 도입됩니다 나노 링은 실리콘의 형상을 변경함으로써이 문제를 해결하고 금속판 사이의 틈새를 완전히 채우지는 못한다는 점에 유의해야한다. 장비를 수소로 베이킹하면 직사각형 플레이트가 타원형 모양으로 늘어납니다. high-k 유전체 만이 그것들을 완전히 감싸고 금속 게이트는 그것을 완전히 감싸지 않으므로 커패시턴스는 줄어들지 만, 게이트의 전계 강도는 전류 흐름을 감쇄시키는 데 여전히 충분합니다.
퀄컴의 프로세스 기술 담당 부사장 인 치디 (Chidi Chidambaram)는 프로세스 기술을 7 나노 미터 이하로 줄이면 커패시턴스 스케일링이 가장 어려운 문제라고 말했다. 트랜시버 문제는 칩에서 해결되지 않았으며, Song과 그의 공동 연구자들은 나노 물질로 회로와 장비를 계속 테스트 할 계획이며 완전한 휴대 전화가 만들어 질 때까지 더 복잡한 회로와 시스템을 시뮬레이션 할 계획이다.
레이 펭 네트워크는 최종 테스트 결과는 소비자에 대해 가장 우려 할 수 있습니다 배운다 - 스마트 폰은 나노 기술을 실행하는 경우, 다음 정확하게 하루 남은 힘의 정상적인 사용에 스마트 폰을 계산합니다.