Auf dem kürzlich abgehaltenen International Electron Device Meeting (IEDM) 2017 in San Francisco, USA, enthüllte Intel Details des Plans, Kobaltmaterial für einige der Interconnects am 10-nm-Prozessknoten zu verwenden GlobalFoundries beschreibt, wie das Unternehmen mit seiner EUV-Lithografietechnologie für seinen 7-nm-Prozessknoten seine erste Schlacht schlägt.
Intel sagte, dass es Kobalt auf den unteren beiden Schichten der 10-nm-Knotenverbindung verwenden wird, um eine 5- bis 10-mal bessere Elektronenmobilität und doppelt so viel Durchgangswiderstand zu erreichen Der Vorstandsvorsitzende G. Dan Hutcheson sagte, dies sei das erste Mal, dass Chiphersteller Pläne zur Anwendung von Kobaltmaterialien auf Prozesstechnologien, die lange Zeit als potentielle dielektrische Kandidaten angesehen wurden, teilten.
GLOBAL zuvor gesagt, wäre es EUV 7 nm-Knoten verwendet, führt das Unternehmen eine vollständig Eintauchen Photolithographie--basierte Plattform, sondern soll in die EUV In einer bestimmten Ebene eingeführt werden, um die Zykluszeit und die Herstellungseffizienz zu verbessern, die Firma Technologie CEO und Gary Patton, Vice President der weltweiten Forschung und Entwicklung in einem Interview mit EE Times-Interview EUV gibt es noch einige Probleme gelöst werden, einschließlich der Maske Schutzfolie (Häutchen) und Detektionstechnologie. Global derzeit in Fab 8 fab in New York installiert Die ersten EUV-Serienproduktionswerkzeuge.
In einem Interview mit der EE Times, Hutcheson sagte, er sei beeindruckt von Intel und Globalfoundries technischen Briefings auf IEDM, aber fügte hinzu, dass der Mangel an technischen Details immer noch enttäuschend für Hardcore-Technologen, aber in der Regel Chiphersteller In der Hoffnung, proprietäres Know-how zu behalten: "Diese Leute werden nicht bereit sein, irgendetwas aufzugeben." Er sagte auch, dass beide Unternehmen demonstriert haben, wie neue Technologie die Logik-Transistordichte um mehr als das Doppelte der vorherigen Generation erhöhen kann, Dies bedeutet, dass die Industrie immer noch den Spuren des Mooreschen Gesetzes folgt.
Intel und Globalfoundries haben bereits die neueste Prozesstechnologie veröffentlicht, Intels 10-Nanometer-Knoten debütierte im März mit selbstjustierender Quadruple Patterning (SAQP) -Technologie mit einer Finnenbreite von 7 nm und einer Höhe von 46 Nano, 34 nm große FinFET-Struktur.
Globalfoundries, das im September erstmals den 7-nm-Prozess mit SAQP zur Herstellung von Finnen und Doppelmetallisierung auf den Markt brachte, soll eine höhere Logikdichte von 2,8 aufweisen als der von Samsung lizenzierte 14-nm-Prozess 40% höhere Leistung und 55% weniger Stromverbrauch Sowohl Intel- als auch Globalfoundries-Prozesse unterstützen mehrere Spannungsschwellenwerte.
Dielektrisches Material entzündet einen neuen Krieg
Das Intele Kobalt für Kontaktmetallisierung (Kontaktmetallisierung), kann auf den Eigenschaften des modernen Halbleiterfertigungsprozesses in dem 10 nm-Knoten Schlachtfeld unterschieden werden; 7 nm Global Knoten wird in der Halbleiterindustrie in dem letzten Knoten des Kupfers weiterhin / niedrige dielektrische Material (Low-k-Dielektrika).
Global verantwortlich für Patton und 7 technischen Team sagte in prominentem Mitglied Basanth Jagannathan Interview Nanotechnologie mit EE Times nach einem IEDM Briefing, Kupfer / Low-k-dielektrischen Material ist, weil es hat die Vorteile der Zuverlässigkeit, reduziert die technische Komplexität und gut weiterverwenden Kursrisiko: „es gibt noch viel Kupfer stoffliche Nutzung von Raum ist.“
Eine weitere signifikante Unterschiede in den Charakteristika Globalprozesstechnologie ist die metallisierte hintere Teil des Double-Patterning; Jagannathan in dieser Präsentation beschrieben, für eine mögliche Verwendung SAQP Dichte Vorteil, aber Kunden verlassen sich auf die Flexibilität der ernsthaften Schädigung „wir anbieten. eine Gießereitechnik „wies ihn darauf hin:“ die Notwendigkeit, zu einer Vielzahl von verschiedenen Design gerecht zu werden „Pattom auf der EE Times die weitere Verwendung von Doppelstrukturierung in BEOL sagte,“ bedeutet nicht, wir nicht dicht genug sind, und nicht alles.. Der Abstand ist betroffen, wir sind in einem etwas anderen Ansatz, um das Dichteziel zu erreichen. "
Am IEDM gab Intel neben der Offenlegung von 10-Nanometer-Prozessdetails auch eine weitere Veröffentlichung heraus, die die 22-Nanometer-FinFET-Low-Power-Prozesstechnologie beschreibt und Hutcheson von VLSI Research überzeugte, er sagte, dass der Prozess als ein Mobiltelefon betrachtet wird Ideal für RF-Anwendungen - Beschreibt einen neuen Trend, bei dem Gießereibetreiber "rückwärts gehen", um ältere Prozessknoten zu optimieren.
Auf der diesjährigen IEDM erhielt Globaltons Patton den IEEE Frederik Philips Award in Anerkennung seines Einflusses auf die Industrie und die Führung der Entwicklung fortschrittlicher Mikroelektronik-Technologie zur Förderung gemeinsamer Forschungs- und Entwicklungsleistungen, er sei das erste Mal, dass ich an den IEDM-Studenten teilgenommen habe vor und es ist bereits 35 Jahre.
Globalfoundries Technologiechef Gary Patton