En 2017 l'IEEE annuelle International Electron Devices Meeting (Réunion internationale Electron Device, IEDM) aujourd'hui à San Francisco a eu lieu sur Intel (Intel) a révélé des détails sur le matériel du programme cobalt (cobalt) dans certaines parties de la couche d'interconnexion 10 nm noeud de processus GlobalFoundries décrit la première bataille de la société avec sa technologie de lithographie EUV pour son nœud de processus 7nm.
Intel a déclaré qu'il utilisera du cobalt sur les deux couches inférieures de l'interconnexion de nœuds de 10 nm pour obtenir une mobilité d'électrons 5 à 10 fois supérieure et deux fois plus par résistance. Le chef de la direction, G. Dan Hutcheson, a déclaré que c'était la première fois que les fabricants de puces partageaient leurs plans d'appliquer des matériaux au cobalt pour traiter des technologies qui ont longtemps été considérées comme des candidats potentiels pour le diélectrique.
GLOBALFOUNDRIES dit précédemment, il utiliserait noeud EUV 7 nm, la société a introduit une plate-forme à base de photolithographie, complètement immersion, mais est destinée à être introduite dans l'EUV Dans un certain niveau, afin d'améliorer le temps de cycle et de l'efficacité de fabrication, la société PDG de la technologie et Gary Patton, vice-président de la recherche et le développement mondial dans une interview avec EE Times, EUV il y a encore des problèmes à résoudre, y compris le masque film protecteur (pelliculaire) et de la technologie de détection. GLOBALFOUNDRIES actuellement installé dans Fab 8 fab dans l'État de New York Les premiers outils de production de volume EUV.
Hutcheson dit entretien EE Times qu'il a été impressionné par des séances d'information techniques Intel et GlobalFoundries sur l'IEDM, mais a également ajouté que la base des professionnels techniques difficiles, ou manque décevant de détails techniques, mais l'industrie des puces sera généralement veulent conserver les informations techniques propriétaires: « ces gens ne sont pas prêts à renoncer à quoi que ce soit, » il a aussi dit que les deux entreprises ont fait preuve d'une nouvelle technologie pour améliorer la densité des transistors logiques, par rapport à la génération précédente de la technologie peut plus que doubler, cela signifie que l'industrie suivent encore la loi de Moore (loi de Moore) les traces.
Intel et Global Foundries ont déjà publié la dernière technologie de traitement: le nœud 10 nanomètres d'Intel a débuté en mars en utilisant la technologie SAQP (auto-aligned quadruple patterning) avec une largeur d'aileron de 7 nm et une hauteur de 46 Nano, structure FinFET à pas de 34 nm.
Globalfoundries, qui a débuté le processus 7nm pour la première fois en septembre en utilisant SAQP pour fabriquer des ailettes et à double métallisation, aurait une densité logique augmentée de 2,8 comparé au processus de 14nm que l'entreprise a obtenu de Samsung Performances supérieures de 40% et consommation réduite de 55% Les processus Intel et Global Foundries prennent en charge plusieurs seuils de tension.
Le matériel diélectrique enflamme la nouvelle guerre
Le cobalt Intel pour la métallisation de contact (métallisation de contact), peuvent être différenciés selon les caractéristiques du procédé de fabrication de semi-conducteurs dans le champ de bataille de noeud 10 nm, GLOBALFOUNDRIES noeud 7 nm continuera dans l'industrie des semi-conducteurs dans les derniers nœuds de cuivre / Diélectriques à faible k.
GLOBALFOUNDRIES en charge de Patton et 7 équipe technique a déclaré en nanotechnologie membre éminent Basanth entretien Jagannathan avec EE Times après une séance d'information IEDM, continuer à utiliser un matériau diélectrique cuivre / faible k est parce qu'il a les avantages de la fiabilité, de réduire la complexité technique et bon risque de taux: « il y a encore beaucoup d'utilisation matériel de cuivre de l'espace. »
Une autre différence notable entre les technologies de traitement Globalfoundries est l'utilisation de deux graphiques dans la métallisation back-end, ce que Jagannathan explique dans son briefing: «L'utilisation du SAQP peut fournir un avantage de densité mais peut sérieusement entraver l'agilité du client. Pattom a déclaré à EE Times que la dernière partie du processus continue d'adopter un double graphique: «Cela ne signifie pas que nous n'avons pas assez de densité, pas tout Espacement est concerné, nous sommes dans une approche quelque peu différente pour atteindre l'objectif de densité. "
Sur l'IEDM, Intel a révélé qu'en plus des détails du processus de fabrication 10 nanomètre, fournit également un autre article présente les numéros de technologie de faible puissance processus FinFET 22-nanomètre, mais aussi à Hutcheson VLSI Research a été impressionné, il a dit que ce processus est considéré comme téléphone ── application de RF et le choix idéal ── illustrent une nouvelle tendance est l'industrie de la fonderie se précipitent pour « revenir en arrière » pour optimiser le nœud de processus plus.
GLOBALFOUNDRIES de Patton à IEDM a également reçu le prix Frederik IEEE Philips de cette année, en reconnaissance de son influence sur l'industrie ainsi que les réalisations dans le développement de la technologie microélectronique de pointe, de promouvoir la coopération dans les programmes de recherche et de développement, il a dit que la première fois qu'il était étudiant IEDM , et il est déjà il y a 35 ans.
directeur de la technologie Gary Patton GLOBALFOUNDRIES