Feng Dan de tres aspectos introducidos desarrollo relacionado memristor, la primera es la demanda del mercado, IDC predice que para el año 2020 la cantidad de datos en todo el mundo alcanzará 40ZB, potente cantidad de datos, por otra parte, la demanda de almacenamiento, incluyendo la computación de alto rendimiento requisitos de almacenamiento, así como una amplia variedad de aplicaciones de red, la demanda de almacenamiento es más rápido. 12.306, por ejemplo, más de 30 mil millones de veces una operación de PV, el acceso simultáneo a los datos de 1,3 GB por segundo resorte cuando cada día, la demanda de memoria muy grande incluyendo el análisis de grandes datos se colocan en la memoria, y en gran escala el cálculo de la capacidad de memoria requerida será 1.000 veces, hay una gran diferencia entre la demanda y el suministro de la memoria.
Memristor RRAM más prometedor para reemplazar DRAM
Actual, a una DRAM o menos de la cantidad de carga del condensador para almacenar datos, una cantidad suficientemente grande condensador debe estar diseñado para aumentar el tiempo de retención, para reducir la frecuencia de actualización, lo que conduce a una capacidad restringida y el consumo de energía, la tecnología de proceso es difícil de declinar, mientras que la tasa de crecimiento del rendimiento de la CPU rápido, aumentar la capacidad de memoria es mucho más baja que la tasa de crecimiento del rendimiento de la CPU, lo que se conoce como un fuerte problemas de memoria, y los otros temas de energía, con nuevos aumentos de capacidad, lo que aumenta aún más la potencia de fuga, el servidor 40 El 50% de la energía proviene de la memoria, y el 40% del consumo de energía de DRAM proviene de la actualización.
ITRS informe señala, DRAM difícil mantener nodos de tecnología escalabilidad 20nm menos, proceso DRAM después de alcanzar el X-nm se detiene, después de unos pocos nanómetros a un proceso DRAM, escalabilidad limitada. Dan Feng, comprendiendo dicho comparador varios transferencia de espín, incluyendo la memoria, el representante más típico es el cambio memristor, a través de la continua investigación y desarrollo, la corriente de gran capacidad RRAM, bajo consumo de energía muy rápido, por lo que se considera la siguiente generación en lugar de DRAM RRAM Una buena elección
En RRAM, por ejemplo, para hacer con el memristor almacenamiento, el principio principal del óxido de metal de memoria, el primer estado está en el estado de baja resistencia, la memoria puede cortar el alambre conductor, estado de alta impedancia, y esta operación es relativamente vez de largo retardo grande, también en este estado, la tensión más un cierto tamaño, por lo que se convierte en una baja resistencia indicar el hilo conductor del estado de resistencia alta.
RRAM estructura matriz, hay dos, una es la estructura de punto de cruce, la estructura de un solo transistor sola resistencia (1T1R) matriz es, en cada intersección requiere una transistor de acceso, una puerta de cada unidad independiente, pero sus desventajas también es muy clara, el área total de chips de un 1T1R RRAM depende de la zona ocupada por los transistores, y por lo tanto una densidad de almacenamiento inferior. estructura ráfaga Crossbar, cada celda de memoria situado en el nivel de una línea de palabra (WL) y líneas de bits perpendicular ( en la intersección BL) de cada célula ocupa un área de 4F² (F tamaño de la característica técnica), el valor mínimo alcanzado matriz monocapa teórico. la ventaja es una mayor densidad de almacenamiento, la presencia de caída de tensión en la línea de interconexión Y la ruta de la corriente furtiva, que da como resultado una disminución del rendimiento de lectura y escritura, un mayor consumo de energía y problemas de escritura, como la interferencia, son sus deficiencias; se han construido muchas investigaciones en esta categoría.
El mayor inconveniente es su variabilidad nivel severo dispositivo RRAM, dispositivo RRAM estado de transición es necesario para controlar la deriva de iones de oxígeno en el campo eléctrico que acciona la difusión y el movimiento de tanto el calor conducido por la aplicación de una tensión a los electrodos en ambos extremos, de manera que el conductor Difícil de controlar la apariencia tridimensional del cable, junto con el impacto del ruido, lo que resulta en la variabilidad a nivel del dispositivo. La variabilidad a nivel de dispositivo es crear productos de chip confiables, el problema clave.
Gran capacidad, computación y profundidad de almacenamiento en una tendencia de fusión memristor
estructuras RRAM sobre la capacidad de memoria Travesaño RRAM mayor que el de la estructura 1T1R, el SLC un rendimiento más alto que el rendimiento de la CTM, la capacidad de almacenamiento de un nivel de prototipo de chip RRAM MB gradualmente etapa de desarrollo Gb, disminuyendo nodo de la tecnología, un aumento gradual de lectura y escritura rendimiento. de la comparación de desarrollo y la capacidad de leer y escribir punto de vista, el desarrollo RRAM ancho de banda, aunque tarde, pero el rápido crecimiento de la capacidad de almacenamiento en comparación con pcram y STT-MRAM, ventajas RRAM en cuanto a la lectura y la escritura cuando el ancho de banda. por otra parte, sobre la base de la memoria sistema de computación neuromórfica resistor también está evolucionando con Crossbar configuración de la matriz memristor se utiliza para calcular la multiplicación aceleración neuromórfica común matriz-vector, calculado como una simulación, con el fin de mejorar la precisión debe ser abordado array Crossbar La caída de voltaje en los cables de interconexión y los problemas de confiabilidad causados por los cambios del dispositivo tienen una computación y almacenamiento profundamente convergentes.
Dispositivo visto desde el problema variabilidad, la cantidad de cambio memristor aproximación estado de distribución lognormal. En este sentido, es necesario probar todas las resistencias de matriz de memoria, su estado de distribución de resistencia obtenido a través de la ley variabilidad estadística. dos filas de peso de la matriz de conmutación o dos, al mismo tiempo, los vectores de entrada y de salida de elementos de conmutación, tal que el peso sináptica más grande correspondiente se asignan a la resistencia de memoria que tiene pequeñas variaciones en la resistencia, lo que reduce la variabilidad en la red de salida .
Cálculo del tamaño de la red neural es relativamente grande, la matriz bidimensional convencional será mucho cálculo común, aumentar el consumo de energía, después de la estructura tridimensional, un motor columnar en el mismo plano, que puede reducir la masa global de la red neural se puede calcular Consuma y puede lograr una latencia más baja. Además, puede lograr el presupuesto lógico para satisfacer las cambiantes necesidades informáticas.
AI-basada neuronal carga informática de red de la prueba cuando la capacidad no es suficiente, al hacer el cálculo en el espacio de almacenamiento de gran capacidad, reducir los datos móviles, para obtener un mejor rendimiento. En la actualidad, el mundo académico y la industria ha puesto en marcha algunas de las muestras correspondientes , pero el producto real es todavía relativamente pequeño. SMIC y el Instituto de Microelectrónica para desarrollar el chip, en enero de este año, la compañía estadounidense anunció Travesaño de chip 3-D pila RRAM 1TnR gama de cooperación internacional con el oficial para el desarrollo proceso de 40nm SMIC Muestra, el memristor realmente tiene que pasar por el uso de un período de tiempo, pero la tendencia es una gran capacidad.
¿Cómo optimizar el rendimiento RRAM de alta capacidad?
Puesto que la resistencia de la línea y la caída IR corriente de fuga reduce el voltaje aplicado a través de las células seleccionadas, mientras que la unidad de retardo ReRAM de RESET y un valor de voltaje aplicado a ambos extremos del mismo de manera exponencial inversa, la latencia de acceso caída IR será mucho mayor, para reducir bis corriente de fuga pequeña, generalmente semi compensar mecanismo de escritura. en la caída de IR a aliviar el problema, el diseño del circuito es conectado a tierra (DSGB), reduce la caída IR en el Wordline, RESET grandemente reducidos de latencia para escribir 512 × 8 512 array, el retraso RESET de peor caso cae a 240 ns para 682 ns.
El uso de división del área de doble punta de escritura método de activación, por array de escritura 8 bits de 1024 × 1024, el mecanismo no utiliza una matriz de caída DSWD IR grave, los aumentos de retardo de reseteado de manera exponencial. Mecanismo DSWD reduce la caída IR en el Bitline, Aumenta el voltaje de la unidad por encima de 512 líneas, ha reducido en gran medida el retraso RESET.
De controlador de escritura cerca de la línea de bits línea tiene una pequeña caída IR, latencia de acceso es pequeño, el acceso a la línea del controlador de escritura mucho mayor retraso
La matriz crosbar de acuerdo con diferentes retrasos en diferentes líneas, se divide en región de velocidad en el camino de la corriente basado en el aspecto eficaz polarización de tensión, la selección de la célula diana de la tensión de circuito de escritura periférica más cercana está aplicada a la misma, la mejora de la caída de tensión en el cable, para reducir la latencia de escritura ; bloquear región división diagonal: el acceso región reducción de diferencia de retardo unidad, reduciendo el área latencia de escritura, no sólo en términos del circuito, por TLC, RRAM memristor puede mejorar el rendimiento del método de codificación.