Feng Dan introduziu memristor de três aspectos relacionados ao desenvolvimento, o primeiro é a demanda do mercado, a IDC prevê que, até 2020, o volume de dados globais atingirá 40ZB, uma grande quantidade de dados, por outro lado, são as necessidades de armazenamento, incluindo computação de alto desempenho As necessidades de armazenamento e uma variedade de aplicações de rede, a demanda por armazenamento é mais rápida. Por exemplo, 12306, mais de 30 bilhões de operações fotovoltaicas por dia durante o Festival da Primavera, acesso simultâneo a 1.3 GB de dados por segundo, a demanda por memória é muito grande , Incluindo a grande análise de dados, estão todos em memória e a memória necessária para a computação em grande escala será 1000 vezes mais, com uma enorme disparidade nos requisitos de memória e fornecimento.
Memshir RRAM mais promissor para substituir DRAM
Atualmente, o DRAM armazena dados com a quantidade de carga no capacitor. O capacitor deve ser projetado para ser grande o suficiente para aumentar o tempo de retenção e reduzir a taxa de atualização, resultando em capacidade limitada e consumo de energia, degradação de tecnologia de processo difícil e aumento do desempenho da CPU Rápido, o crescimento da capacidade de memória é muito menor do que a taxa de crescimento do desempenho da CPU, que é comumente referido como o problema da memória é forte, o outro é o consumo de energia, com o aumento da capacidade, o aumento do poder de vazamento, o servidor 40- 50% da energia vem da memória, e 40% do consumo de energia da DRAM vem da atualização.
O relatório da ITRS apontou que a DRAM é difícil de manter a escalabilidade abaixo do nó de tecnologia de 20nm, a tecnologia DRAM irá parar depois de chegar ao X-nm, quando o processo DRAM para alguns nanômetros após a escalabilidade é limitado. Dan Dan disse, incluindo mais A transferência de rotação, incluindo a memória do representante mais típico, é a mudança de resistência da memória, através da pesquisa e desenvolvimento contínuos, a capacidade atual de RRAM, consumo de energia muito rápido e baixo, também é considerada a próxima geração em vez da DRAM Uma boa escolha.
Tomando RRAM como exemplo, o principal princípio do dispositivo de memória de óxido metálico é usar memristor para memória. O primeiro princípio é que, no estado de baixa resistência, a memória pode quebrar o fio condutor e tornar-se um estado de alta impedância. Esse tempo de operação é comparado Longo e grande atraso, também neste estado, juntamente com um certo tamanho da tensão, torna o fio condutor de um estado de alta resistência em um estado de baixa resistência.
Existem duas estruturas para a matriz RRAM, uma é uma estrutura de ponto cruzado. A estrutura de uma matriz de transistor único 1T1R é que um transistor de acesso é necessário em cada ponto de cruzamento para controlar independentemente cada célula, mas suas desvantagens Também é claro que a área de chip total de um RRAM estruturado com 1T1R depende da área ocupada pelo transistor e, portanto, a densidade de armazenamento é baixa. A estrutura da barra transversal também é interessante, com cada célula de memória localizada na linha de palavras horizontal (WL) e a linha de bit vertical BL). Cada célula ocupa uma área de 4F² (F é o tamanho do recurso técnico) e atinge o mínimo teórico da matriz de camada única. A vantagem disso é que a densidade da memória é alta enquanto há uma queda de tensão através da interligação E o caminho da corrente contínua, resultando em menor desempenho de leitura e gravação, aumento do consumo de energia e problemas de escrita, como a interferência é suas falhas, muita pesquisa é construída em torno desta categoria.
A maior desvantagem do RRAM é a sua severa variabilidade no nível do dispositivo. A mudança de estado do dispositivo RRAM requer o controle da deriva dos íons de oxigênio sob o campo elétrico e a difusão sob a condução térmica aplicando uma tensão aos dois eletrodos para que a condutividade Difícil de controlar a aparência tridimensional do fio, juntamente com o impacto do ruído, resultando em variabilidade do nível do dispositivo. A variabilidade do nível do dispositivo é a questão-chave para a fabricação de produtos de chip confiáveis.
Grande capacidade, computação e profundidade de armazenamento em uma tendência de fusão de memristor
estruturas RRAM na capacidade de memória Barra RRAM maior do que a estrutura 1T1R, a SLC maior desempenho do que o desempenho do MLC, a capacidade de armazenamento de um nível de protótipo do chip RRAM gradualmente Mb Gb fase de desenvolvimento, afinando nó de tecnologia, um aumento gradual ler e escrever desempenho. a partir da comparação do desenvolvimento e da capacidade de ler e escrever ponto de largura de banda de vista, o desenvolvimento RRAM, embora tarde, mas o rápido crescimento da capacidade de armazenamento em comparação com PCRAM e STT-MRAM, vantagens RRAM em termos de leitura e escrita quando a largura de banda. por outro lado, com base na memória resistor de sistema de computação neuromórfica também está a evoluir com Barra de configuração da matriz memristor é usada para calcular a aceleração multiplicação neuromórfica comum matriz-vector, calculado como uma simulação, a fim de melhorar a precisão deve ser tratado matriz Barra A queda de tensão nos fios de interconexão e os problemas de confiabilidade causados pelas mudanças nos dispositivos têm uma computação e armazenamento profundamente convergentes.
Em termos de variabilidade do dispositivo, a mudança de estado do memristor se aproxima da distribuição logaritmicamente normal, de modo que todo o memristor na matriz precisa ser testado com antecedência e a regularidade da variação é obtida contando sua distribuição do estado de resistência. duas fileiras do peso da matriz de comutação ou dois, ao mesmo tempo, os vectores de entrada e de saída de elementos de comutação, de tal modo que o peso sináptico maior correspondente são mapeados para o resistor de memória tendo pequenas variações na resistência, reduzindo deste modo a variabilidade na rede de saída .
Calcular o tamanho da rede neural é relativamente grande, a matriz bidimensional convencional será muito cálculo comum, aumentar o consumo de energia, depois de a estrutura tridimensional, um motor colunar no mesmo plano, o que pode reduzir a massa global da rede neural pode ser calculado Consumir, e pode atingir menor latência. Além disso, você pode conseguir o orçamento lógico para atender às necessidades de computação em constante mudança.
A computação de evidências da rede neural baseada em AI, quando a capacidade não é suficiente, ao calcular o espaço de armazenamento de uma capacidade muito grande para reduzir o movimento de dados, pode obter melhor desempenho. Atualmente, a academia e a indústria apresentaram algumas amostras correspondentes , Mas o produto real ainda é relativamente pequeno.SMC e a Academia Chinesa de Microeletrônica desenvolveram conjuntamente o chip, em janeiro deste ano, o United States Crossbar anunciou o processo de 40nm com SMIC 40nm processam 3-D empilhados 1TnR série de chips RRAR oficialmente Amostra, o memristor realmente tem que passar pelo uso de um período de tempo, mas a tendência é de grande capacidade.
Como otimizar o desempenho de RRAM de alta capacidade?
A queda de IR, devido à resistência da linha e vazamento de corrente, reduz a tensão aplicada através da célula selecionada. No entanto, o atraso RESET da célula ReRAM é exponencialmente inversamente proporcional à tensão aplicada através dele. Uma queda IR aumenta consideravelmente o atraso de acesso. Pequena vazamento de corrente, o uso geral do mecanismo de gravação de meia polarização. No alívio do problema de queda de IR, design de circuito com base em duas extremidades (DSGB), reduza a linha de palavras de queda de IR, reduzindo significativamente o atraso de RESET para a escrita de 8 bits 512 × 512 array, o atraso RESET do pior caso cai para 240 ns para 682 ns.
Usando um driver de gravação com dois terminais, o IR IR da matriz sem o mecanismo DSWD é severo e o atraso RESET aumenta exponencialmente para uma gravação de 8 bits de arrays de 1024 x 1024. O mecanismo DSWD reduz a queda de IR na linha de bit, Aumenta a tensão da unidade acima de 512 linhas, reduziu muito o atraso RESET.
A linha perto do driver de gravação tem uma queda de IR menor na linha de bit e o atraso de acesso é menor; o atraso de acesso à linha longe do driver de gravação é maior
A matriz de crosbar é dividida em regiões rápidas e lentas de acordo com os diferentes atrasos de diferentes linhas. No viés de tensão com base no caminho de corrente efetivo, o circuito periférico mais próximo da célula alvo é selecionado para aplicar uma tensão de gravação para melhorar a queda de tensão nos fios e reduzir o atraso de gravação Divisão da área da diagonal do bloco: para reduzir as diferenças na latência do acesso celular, reduzir a latência de escrita regional, não apenas no circuito, para TLC, o RRAM memristor pode ser usado para melhorar o desempenho dos métodos de codificação.