멤 리스터 관련 개발을 소개 세 가지 측면에서 펭 댄, 첫 번째 IDC는 2020 년까지 데이터의 양이 전 세계적으로 고성능 컴퓨팅을 포함, 다른 한편으로는, 스토리지에 대한 수요를 40ZB, 데이터의 강력한 금액에 도달 할 것으로 예상, 시장 수요이다 스토리지 요구 사항뿐만 아니라 네트워크의 다양한 애플리케이션이 스토리지에 대한 수요가 빠릅니다. 12306, 예를 들어,보다 300 억 배 PV 작업, 두 번째 봄 당 1.3 GB의 데이터에 대한 동시 액세스 할 때 매일 매우 큰 메모리에 대한 요구 큰 데이터 분석을 포함하여 메모리에 저장하고, 현재 1000 배가된다 필요한 메모리 용량을 계산하는 대규모는 수요와 공급의 메모리 사이의 큰 차이가있다.
Memristor RRAM, DRAM 대체 가능
현재, 데이터를 저장하기위한 커패시터의 전하의 많은 양의 DRAM에 충분히 큰 용량을 따라서 제한된 용량 및 에너지 소비를 초래 리프레시 레이트를 감소시키기 위하여 고정 시간을 늘릴 수 있도록 설계되어야하며, 공정 기술, 감소 어렵지만 CPU 성능의 성장 속도 빠르고, 상기 누설 전력의 증가, 메모리 용량이 더 용량이 증가하여, 강한 메모리 문제로 알려져 CPU 성능의 성장 속도, 및 다른 에너지 문제보다 훨씬 낮은 서버 증가 40 에너지의 50 %는 메모리에서 나오며, DRAM의 에너지 소비량의 40 %는 리프레시에서 비롯됩니다.
ITRS는 DRAM 공정, 제한된 확장 성 나노 미터 후에 중지됩니다 X 나노에 도달 한 후, 적은 DRAM 프로세스를 확장 성 20 나노 기술 노드를 유지하기 DRAM 어려운, 메모를보고한다. 댄 펭을, 비교기에있어서, 메모리 등 여러 스핀 전달은 가장 대표적인는 지속적인 연구 및 개발, 현재 RRAM 대용량 매우 빠르고, 낮은 전력 소비를 통해 멤 리스터 변화, 그래서 대신 RRAM의 DRAM의 다음 세대로 간주됩니다 좋은 선택이야.
RRAM에서는, 예를 들면, 기억 멤 리스터로 할 메모리 금속 산화물의 기본 원리는, 제 1 상태는 낮은 저항 상태에 있고, 상기 메모리는 도선, 하이 임피던스 상태를 봉쇄 할 수 있고,이 조작은 비교적 시간 길고 큰 지연, 또한이 상태에서 특정 크기의 전압과 결합하여 전도성 와이어를 높은 저항 상태에서 낮은 저항 상태로 만듭니다.
RRAM 어레이에는 두 가지 구조가 있는데, 하나는 교차점 구조입니다. 1T1R 단일 트랜지스터 어레이의 구조는 각 셀을 독립적으로 게이트하기 위해 각 크로스 포인트에서 액세스 트랜지스터가 필요하지만 단점 1T1R 구조의 RRAM의 총 칩 면적은 트랜지스터가 차지하는 면적에 따라 달라 지므로 저장 밀도가 낮다는 것을 알 수있다. 크로스바 구조도 각 메모리 셀이 수평 워드 라인 (WL)과 수직 비트 라인 BL) 각 셀은 4F² (F는 기술적 인 특성 크기)의 영역을 차지하며 단일 층 어레이의 이론적 인 최소값에 도달합니다.이 장점은 메모리 밀도가 높고 상호 연결에서 전압 강하가 발생한다는 것입니다 그리고 몰래 흐르는 경로로 인해 읽기 및 쓰기 성능이 저하되고 에너지 소비가 증가하고 간섭과 같은 쓰기 문제가 발생하는 단점이 있으며이 범주에서 많은 연구가 이루어집니다.
RRAM 장치의 가장 큰 단점은 심각한 장치 수준의 가변성이다 .RRAM 장치의 상태 변화는 두 전극에 전압을가함으로써 전기장 및 확산 아래의 산소 이온의 드리프트를 제어하여 전도성 노이즈의 영향과 함께 와이어의 3 차원 모양을 제어하기가 어려우므로 장치 수준의 가변성이 발생합니다. 장치 수준의 가변성은 신뢰할 수있는 칩 제품을 만드는 핵심적인 문제입니다.
memristor 융합 추세로의 대용량, 컴퓨팅 및 저장 깊이
1T1R 구조보다도 큰 크로스바 RRAM 메모리 용량에 RRAM 구조는 MLC의 성능보다 SLC 높은 성능은 RRAM 원형 칩 레벨의 저장 용량이 점차 기술 노드 판독 점진적인 증가를 가늘게 기가 개발 단계 MB 성능 물품. 읽기와 쓰기의 관점에서 읽어보기, RRAM 개발의 대역폭 포인트를 작성하는 개발 및 용량의 비교, 후반 있지만, 그러나 PCRAM에 비해 저장 용량의 급속한 성장, 그리고 STT-MRAM, RRAM의 장점에서 때 대역폭. 메모리를 기반으로 다른 손에 저항 neuromorphic 컴퓨팅 시스템은 또한 정확도를 개선하기 위해, 시뮬레이션으로 계산 가속도 neuromorphic 일반적인 매트릭스 - 벡터 곱셈을 계산하는 데 사용되는 크로스바 멤 리스터 배열 구성과 진화되어 배열 크로스바 해결되어야 디바이스 변경 의한 배선 도체의 전압 강하 및 안정성은 융합의 깊이가 계산되어 저장된다.
가변성 문제 변경 멤 리스터 상태 근사 로그 정규 분포의 양에서 본 장치. 이와 관련하여, 모든 메모리 어레이의 저항을 테스트 할 필요가 있고, 그 저항 분포 상태가 통계적 변이 법을 통해 얻어진. 스위칭 매트릭스 중량 두 개의 행이 동시에 입출력 벡터는 큰 시냅스 중량 그 스위칭 소자를 대응시켜 상기 출력 네트워크의 변동을 감소 저항의 작은 변화를 갖는 메모리 레지스터에 매핑된다 .
신경망의 크기를 계산하는 종래의 2 차원 배열은 매우 일반적인 계산 될 삼차원 구조체 이후, 에너지 소비를 증가 비교적 크기, 신경망의 전체 질량을 감소시킬 수 동일면으로 기둥 모터가 계산 될 수있다 소비, 낮은 지연을 달성 할 수있다. 또한 예산 로직은 또한 계산의 변경 요구를 충족하기 위해 구현 될 수있다.
인공 지능 기반의 신경 네트워크 증거 컴퓨팅, 용량이 충분하지 않은 경우 데이터 이동을 줄이기 위해 너무 큰 용량의 스토리지 공간에서 계산하여 더 나은 성능을 얻을 수 있습니다. 현재, 학계와 업계는 몇 가지 해당 샘플을 도입했습니다 ,하지만 실제 제품은 여전히 상대적으로 작습니다 .SMC와 중국 전자 공학 아카데미 공동으로 올해 1 월에 칩을 개발, 미국 크로스바는 공식적으로 SMIC 40nm 프로세스 3 차원 스택 1TnR RRAR 칩 어레이와 함께 40nm 공정을 발표했다 샘플, memristor 정말 시간의 사용을 통해 가야하지만, 추세는 큰 용량입니다.
대용량 RRAM 성능을 최적화하는 방법은 무엇입니까?
라인 저항과 전류 누설로 인한 IR 드롭은 선택된 셀에 걸리는 전압을 감소 시키지만, ReRAM 셀의 RESET 지연은 지수에 반비례하는 전압이며, IR 드롭은 액세스 지연을 크게 증가시킵니다. 작은 전류 누설, 절반 바이어스 쓰기 메커니즘의 일반적인 사용합니다. IR 드롭 문제, 더블 엔드 접지 회로 설계 (DSGB)의 완화, 크게 8 비트 쓰기에 대한 RESET 지연을 줄이고 IR 드롭 워드 라인을 줄일 512 × 512 어레이에서 최악의 경우 RESET 지연은 682ns 동안 240ns로 떨어진다.
존 (zoned), 2- 터미널 쓰기 드라이버를 사용하면 DSWD가없는 어레이 IR 드롭이 심각하고 8 × 1024 × 1024 어레이 쓰기에 대해 RESET 지연이 기하 급수적으로 증가합니다 .DSWD 메커니즘은 비트 라인의 IR 드롭을 줄여 주며, 512 라인 이상의 전압을 올리면 RESET 지연이 크게 감소합니다.
기록 드라이버 근처의 라인은 비트 라인에서 더 작은 IR 강하를 가지며 액세스 지연은 더 작고, 기록 드라이버로부터 멀리 떨어진 라인 액세스 지연은 더 크다
크로스바 어레이는 상이한 로우의 상이한 지연에 따라 고속 및 저속 영역으로 분할된다. 유효 전류 경로에 기초한 전압 바이어스에서, 타겟 셀에 가장 가까운 주변 회로는 기입 전압을인가하여 배선상의 전압 강하를 개선하고 기입 지연을 감소 시키도록 선택된다 블록 대각선 영역 구분 : TLC, memristor RRAM에 대한 회로뿐만 아니라, 세포 접근 대기 시간의 차이를 좁히기 위해 지역 기록 대기 시간을 줄이기 위해 코딩 방법의 성능을 향상시키는 데 사용할 수 있습니다.